[发明专利]半导体封装结构在审
申请号: | 201910930993.5 | 申请日: | 2019-09-27 |
公开(公告)号: | CN112309999A | 公开(公告)日: | 2021-02-02 |
发明(设计)人: | 谢章群 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/535 |
代理公司: | 北京中誉威圣知识产权代理有限公司 11279 | 代理人: | 席勇;董云海 |
地址: | 中国台湾新*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种半导体封装结构,包含基板、半导体晶粒、虚设晶粒、导电层、至少一个第一导线以及至少一个第二导线。半导体晶粒设置在基板上。虚设晶粒设置在半导体晶粒上。导电层设置在虚设晶粒上。第一导线将半导体晶粒电性连接至信号源。第二导线将导电层电性连接至接地源。由于虚设晶粒设置在半导体晶粒上,且导电层设置在虚设晶粒上并通过第二导线电性连接至接地源,因此阻挡了由半导体晶粒所产生的电磁波对周围其他电子装置的干扰,亦进一步改善半导体封装结构的电磁灵敏度。 | ||
搜索关键词: | 半导体 封装 结构 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910930993.5/,转载请声明来源钻瓜专利网。
- 同类专利
- 包括被配置为用于电磁干扰屏蔽和热量耗散的金属层的封装件-202280016806.2
- M·豪斯根;P·M·耶格 - 高通科技公司;RF360欧洲有限责任公司
- 2022-02-07 - 2023-10-27 - H01L23/31
- 一种封装件,包括:衬底(202);集成器件(204,206,208),耦合到该衬底;包封层(209),位于该衬底之上;至少一个包封层互连件(211,212),位于该包封层中;以及金属层(210),位于该包封层之上。衬底(202)包括至少一个电介质层(220)和多个互连件(221)。包封层互连件(211,212)被耦合到该衬底(202)。金属层(210)被配置作为用于该封装件的电磁干扰(EMI)屏蔽件。金属层位于该集成器件(204,206,208)的背侧之上。
- 一种3D扇出型封装结构及制备方法-202210396720.9
- 刘翔;尹佳山;周祖源;薛兴涛;林正忠 - 盛合晶微半导体(江阴)有限公司
- 2022-04-15 - 2023-10-27 - H01L23/31
- 本发明提供一种3D扇出型封装结构及制备方法,包括重新布线层、导电柱、中间芯片、第一塑封材料层、电连接结构及焊球凸块阵列、底部芯片、第二塑封材料层,电连接结构包括叠置的电连接层,以分层方式解决铝很难在10:1深宽比的通孔中垫积的问题,自上而下竖向电连接可减小电阻减小信号的延时,底部芯片还包括无源元件,失电时无源元件放电操作,保护数据免被损坏;大马士革镶嵌工艺制造的电连接结构兼顾芯片全局和局部的平坦化,进一步减少电阻减少信号的延时,适用于各种金属,能用电性能更优秀的金属来解决瓶颈问题,金属连线线宽线间距小于0.1μm,从而能封装更多芯片,提供更多输入/输出接口,减小封装尺寸,满足对高性能芯片的需求。
- 一种感应芯片超薄封装结构及其封装方法-202311069443.1
- 谭小春 - 合肥矽迈微电子科技有限公司
- 2023-08-24 - 2023-10-27 - H01L23/31
- 本发明申请公开了一种感应芯片超薄结构及其封装方法,包括封装层,所述封装层包封有裸片和裸片的引出端,所述封装层内还包封有:从下往上依次连接的连接柱A、连接柱B和连接柱C,所述连接柱A底面与封装层底面共面并暴露,所述连接柱C的顶面与封装层顶面共面并暴露,所述连接柱A、连接柱B和连接柱C的侧面与封装层侧面共面并暴露,保证封装层的垂直贴装;布线层,所述布线层电性连接裸片的引出端和连接柱B,达到超薄的封装要求,而且可以将产品竖直贴片,不需要更改设备,工艺成本可控,前部流程可分别进行,工艺节拍加快,工作效率增加,可防止出现断层,结构稳定性增加,保证爬锡效果检测,保证焊接质量。
- 半导体封装结构-202210408475.9
- 能立强;庞健;孙拓北 - 深圳市中兴微电子技术有限公司
- 2022-04-19 - 2023-10-27 - H01L23/31
- 本发明公开了一种半导体封装结构,包括封装基板、芯片和加强环;所述芯片设置在所述封装基板上;所述加强环为闭合且连续弧形过渡连接的环形,所述加强环设置在所述封装基板上,并环绕所述芯片。通过采用闭合且连续弧形过渡连接的加强环结构,加强环连续弧形光滑过渡,加强环的各个部位受力更加均匀,能够更好地进行应力释放,相较于现有相关技术中的加强环结构,在厚度和宽度不变的情况下,可以提供足够的强度来抵抗封装结构在回流过程中产生的变形,采用该加强环结构不但可以降低封装翘曲,还可以减小封装重量。
- 功率器件封装结构-202211347790.1
- 王涛;鲁凯 - 苏州悉智科技有限公司
- 2022-10-31 - 2023-10-27 - H01L23/31
- 本申请涉及一种功率器件封装结构,包括:基板,设置有公共端;开关管,设置于基板上且并联设置,公共端和开关管的功率输出端通过连接线连接,以使开关管的功率电流汇集至公共端后输送至最终输出端;驱动信号线,接入开关管的驱动端,适于通过控制开关管的驱动端和开关管的功率输出端之间的电平,以驱动开关管导通或截止;驱动信号地线,可接入开关管的功率输出端至公共端的任意位置,以与开关管的驱动端构成信号回路;其中,每个开关管的功率输出端至公共端之间的距离趋于相等或相等,以使每个开关管的驱动端至开关管的功率输出端的之间的电压趋于相等或相等。通过上述方式,以实现并联设置的每个开关管的实际电流相等,从而实现均流。
- 半导体封装以及包括半导体封装的电子设备-202310158839.7
- 崔允硕;沈钟辅;姜熙烨;赵圣恩 - 三星电子株式会社
- 2023-02-15 - 2023-10-27 - H01L23/31
- 公开了一种半导体封装,包括:封装衬底,具有在封装衬底的顶表面处的第一安装区域和第二安装区域;第一半导体芯片,设置在第一安装区域上;第二半导体芯片,设置在第二安装区域上;中介层衬底,设置在第二安装区域上,并覆盖第二半导体芯片;多个导电连接器,从中介层衬底的底表面延伸到封装衬底的顶表面,并与第二半导体芯片横向地间隔开;以及第三半导体芯片,在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。
- 半导体封装件及其制造方法-202110429568.5
- 郑世泳;朱起锈;李奎宰;李承宰 - 新特美有限公司
- 2021-04-21 - 2023-10-27 - H01L23/31
- 半导体封装件可以包括:磁性层,所述磁性层包括具有预定的面积的内侧部及位于所述内侧部的外围的外侧部;下部聚合物层,设置于所述磁性层的下侧;以及切割面,通过所述磁性层及所述下部聚合物层的端部形成,沿所述磁性层及所述下部聚合物层的层叠方向延伸。在所述磁性层的所述外侧部的至少一部分中,包括朝向所述层叠方向的下侧倾斜的倾斜面,朝向所述层叠方向的厚度可以大于朝向所述内侧部的所述层叠方向的厚度。
- 一种锡球芯片连接底座-202321167263.2
- 卢髦 - 迦连科技(上海)有限公司
- 2023-05-15 - 2023-10-27 - H01L23/31
- 本实用新型公开了一种锡球芯片连接底座,其特征在于,包括顶部均匀设有复数个定位柱(601)的塑胶底座(301)和复数个连接端子(401);所述塑胶底座(301)上设有复数个均匀分布的插针孔(3011);复数个所述连接端子(401)均匀穿设在复数个所述插针孔(3011)内并分别自所述塑胶底座(301)的顶部和底部伸出。本实用新型所公开的锡球芯片连接底座,在芯片(101)在扣合过程中,能有效防止锡球(102)偏移,从而保证锡球(102)与连接端子(401)的稳定连接。
- 射频前端模组封装结构及电子设备-202321015919.9
- 史海涛;李镁钰;黄浈;倪建兴 - 锐石创芯(重庆)科技有限公司
- 2023-04-28 - 2023-10-27 - H01L23/31
- 本申请提供一种射频前端模组封装结构及电子设备,射频前端模组封装结构包括具有相背离的第一表面和第二表面的封装基板;设于第一表面的滤波器芯片;设于第二表面的非滤波器芯片;第一塑封材料位于第一表面且覆盖滤波器芯片;第二塑封材料位于第二表面且覆盖非滤波器芯片;导热结构设于第一塑封材料和/或第二塑封材料内并从第一塑封材料和/或第二塑封材料背离封装基板的一面露出。通过将滤波器和非滤波器分别设置在封装基板的两个表面,减少非滤波器芯片产生的热量对滤波器芯片的影响,导热结构的设置将滤波器芯片和/或非滤波器芯片产生的热量快速导出,能够减少温度过高对模组芯片工作性能的影响,提高射频前端模组封装的稳定性以及可靠性。
- 功率模块封装结构-202320149591.3
- 石彩云;赵善麒 - 江苏宏微科技股份有限公司
- 2023-02-03 - 2023-10-27 - H01L23/31
- 本实用新型提供一种功率模块封装结构,包括:散热基板,所述散热基板上开设有定位槽;焊片,所述焊片设置于所述定位槽内;陶瓷覆铜板下铜箔,所述陶瓷覆铜板下铜箔设置于所述焊片之上;陶瓷基板,所述陶瓷基板设置于所述陶瓷覆铜板下铜箔之上;陶瓷覆铜板上铜箔,所述陶瓷覆铜板上铜箔设置于所述陶瓷基板之上;芯片,所述芯片设置于所述陶瓷覆铜板上铜箔之上;封装胶,所述封装胶包裹所述芯片、所述陶瓷覆铜板上铜箔和所述陶瓷基板。本实用新型能够使焊料厚度均匀,并且降低了焊接过程中的分层失效风险和空洞风险,进而提高生产效率。
- 半导体元件-202320706450.7
- 李育颖 - 日月光半导体制造股份有限公司
- 2023-04-03 - 2023-10-27 - H01L23/31
- 本申请公开了一种半导体元件,该半导体元件包括:芯片,包括有源面;中介层,覆盖芯片的有源面的部分,其中,中介层包括位于有源面内侧的外侧面,以及衔接外侧面相反于有源面的一侧的顶面;以及遮光层,包覆芯片并且未覆盖中介层的顶面,其中遮光层包括接触中介层的外侧面的内侧面。上述技术方案,至少能够避免外部光线造成不必要的暗电流,进而改善半导体元件的作用精确性,并且还能够避免遮光层与芯片的接面处的分层。
- 半导体器件及其形成方法-202311114386.4
- 郭丰维;廖文翔;陈清晖 - 台湾积体电路制造股份有限公司
- 2020-03-09 - 2023-10-24 - H01L23/31
- 一种器件包括:接地面,电连接至至少一个导电柱的近端;和天线焊盘,基本上平行于接地面,其中,天线焊盘通过具有第一介电常数的介电衬垫与至少一个导电柱的远端分隔开,其中,接地面、至少一个导电柱和介电衬垫围绕天线腔,天线腔填充有具有第二介电常数的介电填充材料,第二介电常数与第一介电常数不同。本发明的实施例还涉及半导体器件及其形成方法。
- 一种芯片封装结构及其封装基板及制作方法-202310975688.4
- 杨晓瑞;林威志 - 鼎道智芯(上海)半导体有限公司
- 2023-08-03 - 2023-10-24 - H01L23/31
- 本申请公开了一种芯片封装结构及其封装基板及制作方法,本申请技术方案设置第一导电层的焊盘通过导电孔和第一核心导电层连接,第一核心导电层再通过核心导电孔与第二核心导电层连接,并设置相邻两个导电孔之间的间距不小于核心导电层中用于布局核心导电孔所需的工艺标准,可以缩小核心导电层中核心导电孔的间距,能够提高芯片封装结构的性能。
- 一种倒装芯片的封装结构及封装方法-202310921773.2
- 瞿江宇;廖家德;徐健;蒋瑞峰 - 星科金朋半导体(江阴)有限公司
- 2023-07-26 - 2023-10-24 - H01L23/31
- 本发明公开了一种倒装芯片的封装结构及封装方法,其包括:基板及通过倒装方式安装于基板上并与基板电连接的芯片;安装于芯片背面的散热盖;设置于基板上表面的塑封体,包括芯片容纳开口和散热盖承载区,芯片容纳开口用于容纳芯片并露出芯片的背面,散热盖承载区用于承载散热盖;设置于塑封体上并限制散热盖在水平方向移动的导向结构,散热盖在固定于芯片背面之前可沿导向结构向下滑动至散热盖承载区。本发明通过在塑封体上设置导向结构,使得散热盖可以沿导向结构向下滑动至预定的散热盖安装区域,并能限制散热盖在水平方向的移动,实现对散热盖安装位置的精确限定,避免散热盖偏移,能够确保散热性能并提升产品良率。
- 薄膜覆晶封装-202210420061.8
- 吴圣仁;张士中;叶学舜;李俊德 - 颀邦科技股份有限公司
- 2022-04-20 - 2023-10-24 - H01L23/31
- 一种薄膜覆晶封装包含基板及芯片,该芯片以多个复合式凸块覆晶接合于该基板的多个接脚,各该复合式凸块具有至少一个垫高条、一个凸块下金属层及一个接合层,该接合层借由该垫高条及该凸块下金属层形成有接合肋,所述复合式凸块以该接合肋刺入该接脚,使该接合肋面接触该接脚,以增加该接合层与该接脚的焊道长度及接合强度,并可在覆晶接合制程中降低压合该芯片及该基板的压合力。
- 包括键合覆盖物的半导体器件-202310430742.7
- 夏武星;金烨 - 半导体元件工业有限责任公司
- 2023-04-20 - 2023-10-24 - H01L23/31
- 本公开涉及包括键合覆盖物的半导体器件。半导体器件包括管芯衬垫、键合柱、部署在管芯衬垫上方的管芯、耦合在管芯和键合柱之间并且具有在第一键合区域键合到管芯的第一部分和在第二键合区域键合到键合柱的第二部分的丝线、部署在第一部分上方的第一键合覆盖物,以及部署在第二部分上方的第二键合覆盖物。一种方法包括在第一键合区域将丝线的第一部分键合到管芯、在第二键合区域将丝线的第二部分键合到引线框的第一键合柱、在第一键合区域上方施加键合材料以形成第一键合覆盖物,以及在第二键合区域上方施加键合材料以形成第二键合覆盖物。
- 电子封装件及其制法-202210368964.6
- 柯仲禹;陈亮斌 - 矽品精密工业股份有限公司
- 2022-04-08 - 2023-10-24 - H01L23/31
- 一种电子封装件及其制法,包括于线路结构上形成第一封装层,再将导电柱的部分柱体插入该第一封装层中,使该导电柱的剩余柱体凸出该第一封装层,之后以第二封装层包覆该导电柱的剩余柱体,使该导电柱一体成型于该第一封装层与第二封装层中,故该导电柱可降低其受该第二封装层的冲击,避免该导电柱倾斜的问题。
- 芯片封装结构及封装方法-202210373729.8
- 章晓婷;汤佳杰;葉冠宏;徐斌;廖俊 - 华为技术有限公司
- 2022-04-11 - 2023-10-24 - H01L23/31
- 本申请涉及半导体技术领域,具体涉及芯片封装结构及封装方法。该芯片封装结构包括:芯片,具有相对的上表面和下表面,其中,上表面设置有至少一个第一焊点;覆盖芯片的上表面、下表面以及侧面的塑封层;其中,第一焊点的上端裸露在塑封层的上表面;第一焊点的上端为第一焊点远离芯片的一端;位于第一焊点上且与第一焊点接触的重新布线层,其中,该接触使得第一焊点和重新布线层形成电连接;以及位于重新布线层上且与重新布线层电连接的至少一个第二焊点。该芯片封装结构可以对其中的芯片形成有效保护,提高芯片的可靠性、性能和寿命。
- 半导体结构及其制造方法-202210375520.5
- 周惠隆;杨清利;张志圣;林建廷 - 联华电子股份有限公司
- 2022-04-11 - 2023-10-24 - H01L23/31
- 本发明提供一种半导体结构及其制造方法。半导体结构包括衬底、第一介电层、第二介电层、密封环结构与保护层。第一介电层位于衬底上。第二介电层位于第一介电层上。密封环结构包括第一互连线结构与第二互连线结构。第一互连线结构位于第一介电层中。第二互连线结构位于第二介电层中且连接至第一互连线结构。保护层位于密封环结构与第二介电层上。保护层具有间隔件部。间隔件部覆盖第二介电层的侧壁与部分第一介电层。在保护层与第一介电层中具有沟槽。间隔件部位于沟槽与密封环结构之间。半导体结构可降低用以形成沟槽的蚀刻工艺的时间与功率。
- 芯片封装集成天线的结构及其制造方法-202310892117.4
- 余宏松;胡彪;彭岩滨 - 环维电子(上海)有限公司
- 2023-07-19 - 2023-10-24 - H01L23/31
- 本揭示内容提供一种芯片封装集成天线的结构及其制造方法,且前述结构包含一基板、至少一芯片单元、至少二导电单元、一塑封体、至少二导电结构及一天线。芯片单元与二导电单元设置于基板。塑封体包覆芯片单元与二导电单元,并具有顶面与至少二通孔。二通孔分别形成于顶面与二导电单元之间。二导电结构分别设置于二导电单元且位于二通孔。天线设置于顶面且连接二导电结构,并依序经由二导电结构、二导电单元及基板电性连接至芯片单元。借此,能将天线与芯片单元集成在同一封装中。
- 以增加的良率制造半导体装置模块的方法-202210842644.X
- A·帕查穆图;C·H·育;何思瑩;J·F·克丁 - 美光科技公司
- 2018-07-13 - 2023-10-24 - H01L23/31
- 本申请涉及以增加的良率制造半导体装置模块的方法。制造半导体装置模块的方法可涉及在牺牲材料中形成孔,且将导电材料放置于所述孔中。可移除所述牺牲材料以暴露所述导电材料的柱。可在移除所述牺牲材料之后将半导体裸片堆叠放置于所述柱中的至少两者之间,所述堆叠的所述半导体裸片中的一者包含作用表面,所述作用表面面向与所述堆叠的所述半导体裸片中的另一者的另一作用表面的方向相反的方向。可将所述柱及所述半导体裸片堆叠至少横向地包封于包封物中。可在至少横向地包封所述柱及所述半导体裸片堆叠之后将所述半导体裸片中的所述一者的接合垫电连接到对应柱。
- 具有光保护的环境光传感器-201811420530.6
- L·埃拉尔;D·加尼 - 意法半导体有限公司
- 2018-11-26 - 2023-10-24 - H01L23/31
- 本申请涉及具有光保护的环境光传感器。一个或多个实施例针对环境光传感器封装体以及制造环境光传感器封装体的方法。一个实施例针对一种环境光传感器封装体,该封装体包括具有相对的第一表面和第二表面的环境光传感器裸片、在环境光传感器裸片的第一表面上的光传感器、在环境光传感器裸片的第二表面上的一个或多个导电凸块以及在所述环境光传感器裸片的至少所述第一表面和所述第二表面上的遮光层。遮光层限定在光传感器上方的开口。环境光传感器封装体可以进一步包括在环境光传感器裸片的第一表面和遮光层之间的透明盖以及将透明盖固定到环境光传感器裸片的粘合剂。
- 具有暴露的端子区域的树脂封装功率半导体模块-201880044170.6
- F.莫恩 - 日立能源瑞士股份公司;奥迪股份公司
- 2018-04-30 - 2023-10-24 - H01L23/31
- 功率半导体模块(10)包括具有金属化层(18)的衬底(12);接合到衬底(12)的至少一个功率半导体芯片(14);以及部分地封装半导体芯片(14)和衬底5(12)的模制封装(26);其中模制封装(26)包括暴露金属化层(18)的端子区域(38、40)的至少一个窗(36);并且其中在衬底(12)的边界(28)和窗(36)之间的模制封装(26)的边界部分(34)具有在衬底上方的高度,所述高度小于模制封装(26)的中央部分(32)的最大高度。
- 玻璃转接板扇出封装结构及其制备方法-202311004072.9
- 肖静波;黄剑洪;姜峰 - 厦门云天半导体科技有限公司
- 2023-08-10 - 2023-10-20 - H01L23/31
- 本发明涉及晶圆级扇出封装技术领域,特别涉及一种玻璃转接板扇出封装结构及其制备方法。其中,一种玻璃转接板扇出封装结构,包括芯片,具有第一表面及与第一表面相对的第二表面,第一表面布置有第一焊盘;玻璃连接件,由一个或者若干个分离的玻璃块环绕芯片排列而成;重布线层,设置于第一表面,与第一焊盘电性连接;封装层,至少填充于芯片与玻璃块间的空隙;其中,玻璃块具有贯穿厚度方向的通孔,通孔内具有导电结构。本发明实施例提供的玻璃转接板扇出封装结构通过采用玻璃连接件,提高了整体的机械强度,同时在一定程度上能够改善翘曲问题。再者,玻璃连接件由分离的玻璃块组成,有效避免了应力导致的玻璃裂纹,使整体结构更加可靠,良品率更高。
- 半导体器件及其制造方法-202311163048.X
- 李伟聪;文雨;梁志锦 - 深圳市威兆半导体股份有限公司
- 2023-09-11 - 2023-10-20 - H01L23/31
- 本申请提供一种半导体器件及其制备方法,包括芯片衬底、栅极金属、发射极金属、钝化层以及阻裂层,栅极金属与发射极金属间隔设置于芯片衬底上,栅极金属具有栅极压焊区,发射极金属具有发射极压焊区,发射极压焊区与栅极压焊区沿第一方向排列且间隔设置,钝化层以及阻裂层同层设置于芯片衬底、栅极金属以及发射极金属上,钝化层具有第一开口以及第二开口,第一开口暴露发射极压焊区,第二开口暴露栅极压焊区,第一开口以及第二开口的拐角处至少具有贯穿钝化层的拐角去除孔,阻裂层至少设置于拐角去除孔中,钝化层的材料与阻裂层的材料不同,以降低位于第一开口以及第二开口的拐角处的钝化层出现开裂的风险。
- 一种防压型贴片二极管-202321135970.3
- 杨琦;殷秋鹤;沈新杰;黄嘉 - 浙江联康沃源电子股份有限公司
- 2023-05-10 - 2023-10-20 - H01L23/31
- 本实用新型涉及一种防压型贴片二极管,包括基材板,所述基材板顶部的中心处开设有安装凹槽,且安装凹槽的内壁固定连接有下基座,所述基材板远离下基座的一侧设置有二极管,所述二极管靠近安装凹槽的一侧固定连接有与下基座配合使用的上基座,所述二极管的两侧均设置有引脚,所述基材板靠近安装凹槽的四周均固定连接有固定架。通过设置防护组件,由滚珠对下基座和上基座提供万向转动补偿,利于基材板和二极管四周受压后的倾斜泄压工作,再由四组T型滑轨、T型滑块、弧形片、连接件、预留槽和缓冲弹簧的配合,对基材板和二极管四周提供缓冲补偿,抵消二极管的上方挤压力,实现二极管的防压效果,以防二极管受压出现损坏。
- 具有热增强性能的封装结构-202320667408.9
- 庄立朴;潘信瑜;黄子松 - 台湾积体电路制造股份有限公司
- 2023-03-30 - 2023-10-20 - H01L23/31
- 本实用新型提供一种包括芯片堆叠结构、热增强组件及第一绝缘包封体的具有热增强性能的封装结构。热增强组件堆叠在芯片堆叠结构之上并热耦合到芯片堆叠结构,其中热增强组件的第一侧向尺寸大于芯片堆叠结构的第二侧向尺寸。第一绝缘包封体侧向地包封热增强组件及芯片堆叠结构。
- 一种显示模组COF芯片绑定点胶结构-202320670691.0
- 詹俊彬;曾焕章;戴镇明;黄芬;许凯璇 - 信利光电股份有限公司
- 2023-03-29 - 2023-10-20 - H01L23/31
- 本实用新型公开了一种显示模组COF芯片绑定点胶结构,包含一FPC板和一COF芯片,所述的FPC板上设有一绑定位,所述的COF芯片的边缘设有若干金手指,所述的金手指被绑定在所述的绑定位内,所述的绑定位的外围设有一覆盖胶层,所述的覆盖胶层覆盖所述的金手指的边缘。通过涂胶工艺,将Tuffy蓝胶均匀地涂覆到绑定位的外围,进行FOF工艺时,该覆盖胶层有效覆盖COF芯片的边缘的外露的铜皮,有效避免铜皮外露氧化。另外,通过Tuffy蓝胶来保护绑定位,有效防止水汽进入绑定位,避免绑定位的老化失效,有效提高了模组可靠性。
- 一种封装结构-202322468569.8
- 孟怀宇;沈亦晨;严其新 - 北京光智元科技有限公司
- 2023-09-12 - 2023-10-20 - H01L23/31
- 本实用新型提供了一种封装结构,其包括:第一半导体芯片,其具有相对的第一表面和第二表面,在第一表面设置有光耦合区以及非光耦合区,其中,所述光耦合区被所述非光耦合区包围,所述光耦合区内设置有光耦合接口;保护结构,其设置在第一表面的所述光耦合区的外围的非光耦合区上,并且环绕所述光耦合区;塑封层,其覆盖第一表面的非光耦合区并且被保护结构阻隔在光耦合区之外。通过保护结构,使得在第一半导体芯片的非光耦合区上制作塑封层时,令光耦合区的上表面不被塑封层覆盖,保护光耦合区内光耦合接口不被塑封层中的有机物污染的同时,还保证了光耦合区的表面纯净,有利于后续光耦合接口能够与外部光输入维持较高的耦合效率。
- 具外护层的芯片封装单元-202320187490.5
- 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
- 2023-02-09 - 2023-10-20 - H01L23/31
- 本实用新型公开一种具外护层的芯片封装单元,该芯片封装单元包含一矩形芯片及至少一外护层,该矩形芯片具有一表面及四个侧边,各外护层是设于该矩形芯片的该表面上并具有四个侧边;该芯片封装单元是由一晶圆并根据其上所设的多条切割道经一切割作业而分别切割形成的,其中该晶圆的一表面上成型设有各外护层且完全覆盖各切割道;且各外护层的各侧边能与该矩形芯片的各侧边保持齐平,以避免该矩形芯片的各侧边在切割作业中因产生崩裂或龟裂而受损。
- 专利分类