专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果85个,建议您升级VIP下载更多相关专利
  • [实用新型]具外护层的芯片封装单元-CN202320187490.5有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2023-02-09 - 2023-10-20 - H01L23/31
  • 本实用新型公开一种具外护层的芯片封装单元,该芯片封装单元包含一矩形芯片及至少一外护层,该矩形芯片具有一表面及四个侧边,各外护层是设于该矩形芯片的该表面上并具有四个侧边;该芯片封装单元是由一晶圆并根据其上所设的多条切割道经一切割作业而分别切割形成的,其中该晶圆的一表面上成型设有各外护层且完全覆盖各切割道;且各外护层的各侧边能与该矩形芯片的各侧边保持齐平,以避免该矩形芯片的各侧边在切割作业中因产生崩裂或龟裂而受损。
  • 具外护层芯片封装单元
  • [实用新型]具有金属屏蔽层的芯片封装-CN202223047412.X有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-11-16 - 2023-09-26 - H01L23/552
  • 本实用新型公开一种具有金属屏蔽层的芯片封装,其中该芯片封装包含一芯片、一重布线层及一金属屏蔽层;其中该芯片具有一第一表面及一第二表面,该芯片是由一晶圆上所分割下来形成;其中该重布线层是设在该芯片的至少一芯片保护层的一表面上,该重布线层具有至少一导接线路以与该芯片的至少一晶垫对应电性连接,且各导接线路具有至少一焊垫外露于该重布线层的一表面以对外电性连接;其中该金属屏蔽层是覆盖地设于该芯片的该第二表面上,供用以防止该芯片及各导接线路受到来自外界的电磁或光的干扰,并以此增进该芯片封装的结构强度。
  • 具有金属屏蔽芯片封装
  • [实用新型]具散热功能及电磁防护功能的芯片封装结构-CN202320143001.6有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2023-01-30 - 2023-08-29 - H01L23/367
  • 本实用新型公开一种具散热功能及电磁防护功能的芯片封装结构,该芯片封装结构包含一封装单元及一散热屏蔽层;其中该封装单元的一顶部是自该封装单元的一原始顶部利用研磨技艺进行一研磨作业之后所形成的,且在该研磨作业之后,至少一晶粒的一背面的水平高度是与该封装单元的该顶部保留在同一的水平高度;其中该散热屏蔽层是全面覆盖地设在该封装单元的该顶部上供用以针对该封装单元产生电磁防护功能及散热功能,有效地解决现有芯片封装结构本身的材料及厚度无法提供良好的热传导的问题,并增进芯片封装结构的电磁防护功能。
  • 散热功能电磁防护芯片封装结构
  • [发明专利]数据交换群组系统及方法-CN201810685674.8有效
  • 于鸿祺;张茂庭 - 华东科技股份有限公司
  • 2018-06-28 - 2023-07-04 - G06F21/60
  • 本发明涉及一种数据交换群组系统及方法,其通过网络将一共享档案储存于一储存设备的一档案储存空间,同时纪录于上述储存设备的一自身档案清单内;接着,设定分享所述共享档案于所述储存设备,同时纪录于所述储存设备的一分享档案清单内;如设定为于一交易系统可查询时,同时纪录于所述储存设备的一群组档案清单;最后,当一资料取得者取得所述储存设备的所述共享档案的一加密档案链接,可通过所述交易系统许可下取得已加密的该共享档案。
  • 数据交换系统方法
  • [实用新型]具电磁干扰屏蔽层的芯片封装结构-CN202222919076.7有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-11-01 - 2023-06-02 - H01L23/552
  • 本实用新型公开一种具电磁干扰屏蔽层的芯片封装结构,其中该芯片封装结构包含一芯片、一重布线层、一绝缘层及一电磁干扰屏蔽层;其中该绝缘层是在该绝缘层的至少一第一开口的环周围处形成有一环周壁以包围住各第一开口,并使在该环周壁的外围区域形成一凹下的平台,且该平台的水平高度是低于该环周壁的水平高度;其中该电磁干扰屏蔽层是覆盖地设于该绝缘层的该平台上供用以防止各导接线路及该芯片受到电磁干扰;其中该电磁干扰屏蔽层是通过该绝缘层的该环周壁以与各焊垫隔离并电性绝缘,以提升产品的信赖度而增加产品的市场竞争力。
  • 电磁干扰屏蔽芯片封装结构
  • [实用新型]芯片封装单元及由其所堆叠形成的封装结构-CN202221835814.3有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-07-15 - 2023-05-12 - H01L23/485
  • 本实用新型公开一种芯片封装单元及由其所堆叠形成的封装结构,其中该芯片封装单元是由一晶圆上进行一切割作业所分别切割形成,各芯片封装单元具有一芯片、一第一重布线层(RDL,Redistribution Layer)及一第二重布线层(RDL,Redistribution Layer)及至少一第一电路层,各第一电路层电性连接地设于各第一导接线路与各第二导接线路之间,且位于该芯片的至少一第一侧边、该第一重布线层的至少一第二侧边及该第二重布线层的至少一第三侧边上;其中该芯片得通过各第一导接线路或各第二导接线路向外电性连接,达成制程简化及节省能源,以利于制造端降低成本。
  • 芯片封装单元堆叠形成结构
  • [实用新型]芯片封装结构-CN202222701141.9有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-10-13 - 2023-04-14 - H01L23/498
  • 本实用新型提供一种芯片封装结构,其中一玻璃纤维基板是利用FR‑4等级的玻璃纤维所构成;其中至少一基板焊垫是一由至少一第一电路层上往上依序包括一镍层、一钯层及一金层所堆叠形成且具有一定厚度的金属堆叠结构体,或是一由至少一第一电路层上往上依序包括一镍层及一金层所堆叠形成且具有一定厚度的金属堆叠结构体,且各该基板焊垫的总体厚度为3.15~5.4微米(μm);其中该玻璃纤维基板与各该基板焊垫能承受来自进行打线接合作业所产生的正压力,借此使至少一焊点能确实完整地形成在各该基板焊垫上以助于增加产品市场竞争力并降低制造端成本。
  • 芯片封装结构
  • [实用新型]晶垫具保护层的芯片封装结构-CN202222517779.7有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-09-22 - 2023-03-31 - H01L23/488
  • 本实用新型公开一种晶垫具保护层的芯片封装结构,其中至少一保护层是覆盖地设于至少一晶垫的一周边区上供用以缩小各晶垫对外露出的面积,并屏蔽地保护各晶垫的该周边区,其中各保护层未覆盖到各晶垫的一焊接区,以使各晶垫的该焊接区对外露出;其中在一跨线状态中,任一跨设在任一该晶垫与其所对应的一载板的一连接垫之间的一焊线不会跨设于其他各晶垫上的该焊接区所界定的一第二上方空间之中,以此任一跨设在任一该晶垫与其所对应的该连接垫之间的该焊线更能被其他各晶垫上的该周边区上的各保护层所隔绝,有利于增加产品的市场竞争力。
  • 晶垫具保护层芯片封装结构
  • [实用新型]具电磁干扰屏蔽层及接地线的芯片封装结构-CN202222464601.0有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-09-16 - 2023-03-17 - H01L23/552
  • 本实用新型公开一种具电磁干扰屏蔽层及接地线的芯片封装结构,其中该芯片封装结构包含一芯片封装单元、至少一电磁干扰屏蔽层及至少一接地线,其中该至少一接地线是穿设地设在该至少一电磁干扰屏蔽层与该芯片封装单元的一第一绝缘层上,该至少一接地线具有一第一端及相对的一第二端,其中该至少一接地线的该第一端是与该至少一电磁干扰屏蔽层电性连接,其中该至少一接地线的该第二端是与该芯片封装单元的至少一第一电路层的至少一接地端电性连接,供用以避免静电的产生,有效地解决静电让半导体芯片所运作的电子系统无法正常运作的问题,以利于增加产品的市场竞争力。
  • 电磁干扰屏蔽接地线芯片封装结构
  • [实用新型]四面具有电磁干扰屏蔽层的芯片封装结构-CN202222250817.7有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-08-25 - 2023-03-17 - H01L23/552
  • 本实用新型公开一种四面具有电磁干扰屏蔽层的芯片封装结构,其中四个电磁干扰屏蔽层是由金属材料所构成,每一该电磁干扰屏蔽层是位于一芯片封装结构的四个侧面处,并是全面覆盖地分别设在一基板的四个侧面及一绝缘层的四个侧面上供用以防止至少一第一电路层、至少一第二电路层及至少一芯片受到电磁干扰,且每一该电磁干扰屏蔽层更能有利于提升该至少一第一电路层、该至少一第二电路层及该至少一芯片的散热效率,以有效地解决现有电子产品中的芯片或内部线路温度升高、及电子产品中的芯片或内部线路在日常生活中亦有受电磁干扰的问题,以利于增加产品的市场竞争力。
  • 四面具有电磁干扰屏蔽芯片封装结构
  • [实用新型]芯片封装结构-CN202222095938.9有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-08-10 - 2023-03-10 - H01L23/552
  • 本实用新型公开一种芯片封装结构,其中该芯片封装结构包含一基板、至少一第一电路层、至少一第二电路层、至少一芯片、一第一绝缘层及至少一电磁干扰屏蔽层;其中各电磁干扰屏蔽层是由金属材料所构成,各电磁干扰屏蔽层是全面覆盖地设在该第一绝缘层的一第一表面上供用以防止各第一电路层、各第二电路层及各芯片受到电磁干扰,有效地解决环境中的电磁波会对现有的芯片产品产生电磁干扰而影响到产品内部的芯片或内部线路的问题,有助于增加于产品的市场竞争力,并使产品的应用符合5G技术或未来6G技术的趋势需求。
  • 芯片封装结构
  • [实用新型]芯片封装单元及由其所堆叠形成的封装结构-CN202221973216.2有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-07-28 - 2023-03-03 - H05K1/18
  • 本实用新型公开一种芯片封装单元及由其所堆叠形成的封装结构,其中该芯片封装单元中的一软质电路板的至少一第一连接垫、至少一第二连接垫与至少一第三连接垫彼此之间能通过该软质电路板的电路而互相电性连接,其中一芯片的一正面上所设的至少一晶垫是先与该软质电路板的该至少一第一连接垫电性连接,再通过该软质电路板的该至少一第二连接垫或该至少一第三连接垫以进一步与外部电性连接,实现了该芯片封装单元中的该芯片得通过该表面或该背面来对外电性连接的功效,达成后续制程简化及节省能源,以利于制造端降低成本,且能减少该封装结构的体积。
  • 芯片封装单元堆叠形成结构
  • [实用新型]芯片封装结构-CN202221529252.X有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-06-17 - 2023-01-17 - H01L23/31
  • 本实用新型公开一种芯片封装结构,其中一绝缘保护层对应地设于一晶种层(seed layer)的一表面上的环周缘位置;其中该绝缘保护层是以多个该绝缘保护层设在一晶圆上的多个矩形芯片的该晶种层上并对应多个分割道的位置,再随着各分割道一同被分割,以使该绝缘保护层形成在该芯片封装结构上,而非如现有的芯片封装领域对厚金属层进行分割,有效地解决因厚金属层本身的金属材质与厚度而不容易分割,增加了制造端的成本的问题,以利于制造端节省成本。
  • 芯片封装结构
  • [实用新型]增进打线接合承受力的芯片封装结构-CN202221530033.3有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-06-17 - 2023-01-17 - H01L23/482
  • 本实用新型公开一种增进打线接合承受力的芯片封装结构,其中该芯片封装结构的至少一导接线路为具有一厚度的结构体,每一该导接线路的厚度设定为4.5~20微米,以此增进各导接线路的结构强度以承受来自打线接合作业或形成一第一焊点时所产生的正压力,使一芯片的至少一内部线路不会因该正压力而受到破坏,而使各内部线路能容许通过或安排在该第一焊点的下方,有效地解决制造端需重新安排芯片的内部线路的设计而导致制造端成本增加的问题,有利于降低制造端的成本。
  • 增进接合承受力芯片封装结构
  • [实用新型]芯片封装结构-CN202221530115.8有效
  • 于鸿祺;林俊荣;古瑞庭 - 华东科技股份有限公司
  • 2022-06-17 - 2023-01-17 - H01L23/488
  • 本实用新型公开一种芯片封装结构,该芯片封装结构包含一芯片、至少一第一介电层、至少一第二介电层、至少一导接线路及至少一第三介电层,其中每一该导接线路是利用高剂量银膏或高剂量铜膏填满在各第一介电层的至少一第一凹槽及各第二介电层的至少一第二凹槽内所构成,使该芯片的至少一晶垫能与各导接线路电性连接,以提升各导接线路的导电效率,此外,更可通过至少一晶垫用凸块形成在各第一凹槽内并对应位于各晶垫的表面上与各晶垫电性连接以保护各晶垫而增加产品良率,以解决现有产品可信赖度下降的问题,有利于增加产品的市场竞争力。
  • 芯片封装结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top