|
|
钻瓜专利网为您找到相关结果 207个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件及其制造方法-CN202311163048.X在审
-
李伟聪;文雨;梁志锦
-
深圳市威兆半导体股份有限公司
-
2023-09-11
-
2023-10-20
-
H01L23/31
- 本申请提供一种半导体器件及其制备方法，包括芯片衬底、栅极金属、发射极金属、钝化层以及阻裂层，栅极金属与发射极金属间隔设置于芯片衬底上，栅极金属具有栅极压焊区，发射极金属具有发射极压焊区，发射极压焊区与栅极压焊区沿第一方向排列且间隔设置，钝化层以及阻裂层同层设置于芯片衬底、栅极金属以及发射极金属上，钝化层具有第一开口以及第二开口，第一开口暴露发射极压焊区，第二开口暴露栅极压焊区，第一开口以及第二开口的拐角处至少具有贯穿钝化层的拐角去除孔，阻裂层至少设置于拐角去除孔中，钝化层的材料与阻裂层的材料不同，以降低位于第一开口以及第二开口的拐角处的钝化层出现开裂的风险。
- 半导体器件及其制造方法
- [发明专利]半导体器件及其制造方法-CN202310614487.1有效
-
李伟聪;陈钱;陈银
-
深圳市威兆半导体股份有限公司
-
2023-05-29
-
2023-08-22
-
H01L29/06
- 本申请公开了一种半导体器件及其制造方法，该半导体器件包括半导体衬底、功能层和器件层，半导体上设置有N型漂移区，N型漂移区漂移区内设置有两个间隔设置的P型埋层；功能层设置于N型漂移区上，功能层包括N型电流拓展区和两个设置于N型电流拓展区两侧的P型基区，P型基区内设置有相互连接的P+欧姆接触区和N型源区，N型电流拓展区内设置有多晶硅沟槽，多晶硅沟槽的底部设置有两个间隔设置的第一P+埋层、多晶硅沟槽的两侧设置有第二P+埋层；器件层包括栅极结构和第一金属层，栅极结构设置于功能层上，第一金属层覆盖于栅极结构和功能层上，第一金属层分别与P+欧姆接触区、N型源区及多晶硅沟槽连接。本方案可以提高半导体器件的可靠性。
- 半导体器件及其制造方法
- [发明专利]金氧半场效晶体管及其制造方法-CN202310614740.3在审
-
李伟聪;陈钱;陈银
-
深圳市威兆半导体股份有限公司
-
2023-05-29
-
2023-08-18
-
H01L29/78
- 本申请公开了一种金氧半场效晶体管及其制造方法，该金氧半场效晶体管包括半导体衬底、功能层和器件层，半导体上设置有N型漂移区，N型漂移区漂移区内设置有两个间隔设置的P型埋层；功能层设置于N型漂移区上，功能层包括N型电流拓展区和两个设置于N型电流拓展区两侧的P型基区，P型基区内设置有相互连接的P+欧姆接触区和N型源区，N型电流拓展区内设置有多晶硅沟槽，多晶硅沟槽的两侧设置有P+埋层；器件层包括栅极结构和第一金属层，栅极结构设置于功能层上，第一金属层覆盖于栅极结构和功能层上，第一金属层分别与P+欧姆接触区、N型源区及多晶硅沟槽连接。本方案可以提高金氧半场效晶体管的可靠性。
- 半场晶体管及其制造方法
- [发明专利]半导体器件及其制造方法-CN202310844509.3在审
-
李伟聪;文雨;梁志锦
-
深圳市威兆半导体股份有限公司
-
2023-07-11
-
2023-08-11
-
H01L23/544
- 本申请提供一种半导体器件及其制造方法，半导体器件包括多个芯片区以及多个划片区，每一划片区围绕一芯片区设置，划片区具有边缘区以及边角区，边角区位于边缘区的一侧且与边缘区连接以围绕芯片区，半导体器件包括晶圆衬底，晶圆衬底具有第一沟槽、第二沟槽以及第三沟槽，第一沟槽沿第一方向延伸且位于芯片区，第二方向与第一方向垂直，第二沟槽沿第二方向和第一方向中的至少一者延伸且位于边缘区；自芯片区朝向划片区的方向为第三方向，第三方向与第一方向以及第二方向相交，第三沟槽沿第三方向延伸且位于边角区，第一沟槽、第二沟槽以及第三沟槽内填充有多晶硅层。通过在划片区设置多种沿不同方向延伸的沟槽，可以降低晶圆的翘曲程度。
- 半导体器件及其制造方法
- [发明专利]半导体器件及其制备方法-CN202310844510.6在审
-
李伟聪;文雨;梁志锦
-
深圳市威兆半导体股份有限公司
-
2023-07-11
-
2023-08-11
-
H01L23/544
- 本申请提供一种半导体器件及其制备方法，半导体器件包括芯片区以及围绕芯片区设置的划片区，半导体器件包括晶圆衬底、栅走线以及导电材料，晶圆衬底位于芯片区以及划片区，栅走线间隔设置于位于芯片区的晶圆衬底上且沿第一方向延伸，晶圆衬底具有位于芯片区且填充有导电材料第一沟槽和第二沟槽，第一沟槽和第二沟槽的两端与相邻的栅走线连接且沿第一方向交替排列；第一沟槽以及第二沟槽均包括第一分槽以及与第一分槽连接的第二分槽，第一分槽沿第二方向延伸，第二方向与第一方向垂直，第一沟槽的第二分槽朝向背离第二沟槽的一面凸出设置，第二沟槽的第二分槽朝向背离第二沟槽的一面凸出设置。半导体器件通过上述设置，可以降低晶圆的翘曲程度。
- 半导体器件及其制备方法
- [发明专利]场效应晶体管及其制造方法-CN202310618493.4在审
-
李伟聪;陈钱;陈银
-
深圳市威兆半导体股份有限公司
-
2023-05-29
-
2023-08-08
-
H01L29/78
- 本申请公开了一种场效应晶体管及其制造方法，该场效应晶体管包括半导体衬底、功能层和器件层，半导体上设置有N型漂移区，N型漂移区漂移区内设置有P型埋层；功能层设置于N型漂移区上，功能层包括N型电流拓展区和两个设置于N型电流拓展区两侧的P型基区，P型基区内设置有相互连接的P+欧姆接触区和N型源区，N型电流拓展区内设置有多晶硅沟槽，多晶硅沟槽的底部设置有两个间隔设置的第一P+埋层、多晶硅沟槽的两侧设置有第二P+埋层；器件层包括栅极结构和第一金属层，栅极结构设置于功能层上，第一金属层覆盖于栅极结构和功能层上，第一金属层分别与P+欧姆接触区、N型源区及多晶硅沟槽连接。本方案可以提高场效应晶体管的可靠性。
- 场效应晶体管及其制造方法
- [发明专利]半导体器件-CN202310534526.7有效
-
李伟聪;陈钱;陈银
-
深圳市威兆半导体股份有限公司
-
2023-05-12
-
2023-07-28
-
H01L29/06
- 本申请提供一种半导体器件，包括：金属集电极具有第一区域以及第二区域；N型缓冲层设置于金属集电极上；N型漂移部和超结N型漂移部同层设置于N型缓冲层上，且N型漂移部位于第一区域，超结N型漂移部位于第二区域；第一P型保护部设置于N型漂移部中；超结P型柱部以及第二P型保护部设置于超结N型漂移部中；第一栅极结构和第一发射电极位于第一区域；第二栅极结构和第二发射电极位于第二区域；P型阻挡部以及N型截止部设置于第一P型保护部与第二P型保护部之间，隔离部设置于N型缓冲层中且与P型阻挡部接触设置，N型截止部位于P型阻挡部远离隔离部的一侧，以避免器件内出现干扰。
- 半导体器件
- [发明专利]半导体器件-CN202310534527.1有效
-
李伟聪;陈钱;陈银
-
深圳市威兆半导体股份有限公司
-
2023-05-12
-
2023-07-28
-
H01L27/07
- 本申请提供一种半导体器件，包括：金属集电极具有第一区域以及位于第一区域一侧的第二区域；P型集电部和N型漏区部同层设置于金属集电极上，P型集电部位于第一区域以及第二区域，N型漏区部位于第二区域；N型漂移部和超结N型漂移部同层设置于P型集电部和N型漏区部上，且分别位于第一区域以及第二区域；第一P型保护部设置于N型漂移部中；超结P型柱部以及第二P型保护部设置于超结N型漂移部中，第二P型保护部位于超结N型漂移部远离金属集电极的区域中；第一栅极结构和第一发射电极位于第一区域；第二栅极结构和第二发射电极位于第二区域；N型截止部设置于第一P型保护部与第二P型保护部之间，以避免器件中出现干扰。
- 半导体器件
- [实用新型]二极管器件-CN202223489328.3有效
-
李伟聪;伍济
-
深圳市威兆半导体股份有限公司
-
2022-12-21
-
2023-06-30
-
H01L29/861
- 本申请公开一种二极管器件，包括阴极、漂移层、P型掺杂部、多晶硅部、第一N型掺杂部、第二N型掺杂部以及阳极，漂移层设置于阴极上，P型掺杂部设置于漂移层远离阴极的一侧，P型掺杂部具有至少两个间隔设置的沟槽，多晶硅部填充于沟槽中，第一N型掺杂部和第二N型掺杂部设置于P型掺杂部中且位于每两相邻的沟槽之间，第一N型掺杂部与第二N型掺杂部间隔设置，阳极设置于P型掺杂部远离阴极的一侧。在本申请中，通过在P型掺杂部中设置有第一N型掺杂部和第二N型掺杂部，以中和掉部分P型掺杂部的掺杂浓度，从而降低正向导通时空穴的注入效率。
- 二极管器件
|
