“H01L23/31”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果5339个，建议您升级VIP下载更多相关专利

[发明专利]包括被配置为用于电磁干扰屏蔽和热量耗散的金属层的封装件-CN202280016806.2在审
发明人： M·豪斯根;P·M·耶格 -专利权人：高通科技公司;RF360欧洲有限责任公司
申请日： 2022-02-07 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：一种封装件，包括：衬底(202)；集成器件(204，206，208)，耦合到该衬底；包封层(209)，位于该衬底之上；至少一个包封层互连件(211，212)，位于该包封层中；以及金属层(210)，位于该包封层之上。衬底(202)包括至少一个电介质层(220)和多个互连件(221)。包封层互连件(211，212)被耦合到该衬底(202)。金属层(210)被配置作为用于该封装件的电磁干扰(EMI)屏蔽件。金属层位于该集成器件(204，206，208)的背侧之上。
包括配置用于电磁干扰屏蔽热量耗散金属封装

[发明专利]一种3D扇出型封装结构及制备方法-CN202210396720.9在审
发明人：刘翔;尹佳山;周祖源;薛兴涛;林正忠 -专利权人：盛合晶微半导体（江阴）有限公司
申请日： 2022-04-15 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本发明提供一种3D扇出型封装结构及制备方法，包括重新布线层、导电柱、中间芯片、第一塑封材料层、电连接结构及焊球凸块阵列、底部芯片、第二塑封材料层，电连接结构包括叠置的电连接层，以分层方式解决铝很难在10:1深宽比的通孔中垫积的问题，自上而下竖向电连接可减小电阻减小信号的延时，底部芯片还包括无源元件，失电时无源元件放电操作，保护数据免被损坏；大马士革镶嵌工艺制造的电连接结构兼顾芯片全局和局部的平坦化，进一步减少电阻减少信号的延时，适用于各种金属，能用电性能更优秀的金属来解决瓶颈问题，金属连线线宽线间距小于0.1μm，从而能封装更多芯片，提供更多输入/输出接口，减小封装尺寸，满足对高性能芯片的需求。
一种扇出型封装结构制备方法

[发明专利]一种感应芯片超薄封装结构及其封装方法-CN202311069443.1在审
发明人：谭小春 -专利权人：合肥矽迈微电子科技有限公司
申请日： 2023-08-24 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本发明申请公开了一种感应芯片超薄结构及其封装方法，包括封装层，所述封装层包封有裸片和裸片的引出端，所述封装层内还包封有：从下往上依次连接的连接柱A、连接柱B和连接柱C，所述连接柱A底面与封装层底面共面并暴露，所述连接柱C的顶面与封装层顶面共面并暴露，所述连接柱A、连接柱B和连接柱C的侧面与封装层侧面共面并暴露，保证封装层的垂直贴装；布线层，所述布线层电性连接裸片的引出端和连接柱B，达到超薄的封装要求，而且可以将产品竖直贴片，不需要更改设备，工艺成本可控，前部流程可分别进行，工艺节拍加快，工作效率增加，可防止出现断层，结构稳定性增加，保证爬锡效果检测，保证焊接质量。
一种感应芯片超薄封装结构及其方法

[发明专利]半导体封装结构-CN202210408475.9在审
发明人：能立强;庞健;孙拓北 -专利权人：深圳市中兴微电子技术有限公司
申请日： 2022-04-19 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种半导体封装结构，包括封装基板、芯片和加强环；所述芯片设置在所述封装基板上；所述加强环为闭合且连续弧形过渡连接的环形，所述加强环设置在所述封装基板上，并环绕所述芯片。通过采用闭合且连续弧形过渡连接的加强环结构，加强环连续弧形光滑过渡，加强环的各个部位受力更加均匀，能够更好地进行应力释放，相较于现有相关技术中的加强环结构，在厚度和宽度不变的情况下，可以提供足够的强度来抵抗封装结构在回流过程中产生的变形，采用该加强环结构不但可以降低封装翘曲，还可以减小封装重量。
半导体封装结构

[发明专利]功率器件封装结构-CN202211347790.1在审
发明人：王涛;鲁凯 -专利权人：苏州悉智科技有限公司
申请日： 2022-10-31 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本申请涉及一种功率器件封装结构，包括：基板，设置有公共端；开关管，设置于基板上且并联设置，公共端和开关管的功率输出端通过连接线连接，以使开关管的功率电流汇集至公共端后输送至最终输出端；驱动信号线，接入开关管的驱动端，适于通过控制开关管的驱动端和开关管的功率输出端之间的电平，以驱动开关管导通或截止；驱动信号地线，可接入开关管的功率输出端至公共端的任意位置，以与开关管的驱动端构成信号回路；其中，每个开关管的功率输出端至公共端之间的距离趋于相等或相等，以使每个开关管的驱动端至开关管的功率输出端的之间的电压趋于相等或相等。通过上述方式，以实现并联设置的每个开关管的实际电流相等，从而实现均流。
功率器件封装结构

[发明专利]半导体封装以及包括半导体封装的电子设备-CN202310158839.7在审
发明人：崔允硕;沈钟辅;姜熙烨;赵圣恩 -专利权人：三星电子株式会社
申请日： 2023-02-15 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：公开了一种半导体封装，包括：封装衬底，具有在封装衬底的顶表面处的第一安装区域和第二安装区域；第一半导体芯片，设置在第一安装区域上；第二半导体芯片，设置在第二安装区域上；中介层衬底，设置在第二安装区域上，并覆盖第二半导体芯片；多个导电连接器，从中介层衬底的底表面延伸到封装衬底的顶表面，并与第二半导体芯片横向地间隔开；以及第三半导体芯片，在中介层衬底的顶表面上。第一半导体芯片的顶表面与封装衬底的顶表面之间的第一距离大于中介层衬底的顶表面与封装衬底的顶表面之间的第二距离。
半导体封装以及包括电子设备

[发明专利]半导体封装件及其制造方法-CN202110429568.5有效
发明人：郑世泳;朱起锈;李奎宰;李承宰 -专利权人：新特美有限公司
申请日： 2021-04-21 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：半导体封装件可以包括：磁性层，所述磁性层包括具有预定的面积的内侧部及位于所述内侧部的外围的外侧部；下部聚合物层，设置于所述磁性层的下侧；以及切割面，通过所述磁性层及所述下部聚合物层的端部形成，沿所述磁性层及所述下部聚合物层的层叠方向延伸。在所述磁性层的所述外侧部的至少一部分中，包括朝向所述层叠方向的下侧倾斜的倾斜面，朝向所述层叠方向的厚度可以大于朝向所述内侧部的所述层叠方向的厚度。
半导体封装及其制造方法

[实用新型]一种锡球芯片连接底座-CN202321167263.2有效
发明人：卢髦 -专利权人：迦连科技（上海）有限公司
申请日： 2023-05-15 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本实用新型公开了一种锡球芯片连接底座，其特征在于，包括顶部均匀设有复数个定位柱(601)的塑胶底座(301)和复数个连接端子(401)；所述塑胶底座(301)上设有复数个均匀分布的插针孔(3011)；复数个所述连接端子(401)均匀穿设在复数个所述插针孔(3011)内并分别自所述塑胶底座(301)的顶部和底部伸出。本实用新型所公开的锡球芯片连接底座，在芯片(101)在扣合过程中，能有效防止锡球(102)偏移，从而保证锡球(102)与连接端子(401)的稳定连接。
一种芯片连接底座

[实用新型]射频前端模组封装结构及电子设备-CN202321015919.9有效
发明人：史海涛;李镁钰;黄浈;倪建兴 -专利权人：锐石创芯（重庆）科技有限公司
申请日： 2023-04-28 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本申请提供一种射频前端模组封装结构及电子设备，射频前端模组封装结构包括具有相背离的第一表面和第二表面的封装基板；设于第一表面的滤波器芯片；设于第二表面的非滤波器芯片；第一塑封材料位于第一表面且覆盖滤波器芯片；第二塑封材料位于第二表面且覆盖非滤波器芯片；导热结构设于第一塑封材料和/或第二塑封材料内并从第一塑封材料和/或第二塑封材料背离封装基板的一面露出。通过将滤波器和非滤波器分别设置在封装基板的两个表面，减少非滤波器芯片产生的热量对滤波器芯片的影响，导热结构的设置将滤波器芯片和/或非滤波器芯片产生的热量快速导出，能够减少温度过高对模组芯片工作性能的影响，提高射频前端模组封装的稳定性以及可靠性。
射频前端模组封装结构电子设备

[实用新型]功率模块封装结构-CN202320149591.3有效
发明人：石彩云;赵善麒 -专利权人：江苏宏微科技股份有限公司
申请日： 2023-02-03 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本实用新型提供一种功率模块封装结构，包括：散热基板，所述散热基板上开设有定位槽；焊片，所述焊片设置于所述定位槽内；陶瓷覆铜板下铜箔，所述陶瓷覆铜板下铜箔设置于所述焊片之上；陶瓷基板，所述陶瓷基板设置于所述陶瓷覆铜板下铜箔之上；陶瓷覆铜板上铜箔，所述陶瓷覆铜板上铜箔设置于所述陶瓷基板之上；芯片，所述芯片设置于所述陶瓷覆铜板上铜箔之上；封装胶，所述封装胶包裹所述芯片、所述陶瓷覆铜板上铜箔和所述陶瓷基板。本实用新型能够使焊料厚度均匀，并且降低了焊接过程中的分层失效风险和空洞风险，进而提高生产效率。
功率模块封装结构

[实用新型]半导体元件-CN202320706450.7有效
发明人：李育颖 -专利权人：日月光半导体制造股份有限公司
申请日： 2023-04-03 - 公布日： 2023-10-27 - 主分类号： H01L23/31 文献下载
摘要：本申请公开了一种半导体元件，该半导体元件包括：芯片，包括有源面；中介层，覆盖芯片的有源面的部分，其中，中介层包括位于有源面内侧的外侧面，以及衔接外侧面相反于有源面的一侧的顶面；以及遮光层，包覆芯片并且未覆盖中介层的顶面，其中遮光层包括接触中介层的外侧面的内侧面。上述技术方案，至少能够避免外部光线造成不必要的暗电流，进而改善半导体元件的作用精确性，并且还能够避免遮光层与芯片的接面处的分层。
半导体元件

[发明专利]半导体器件及其形成方法-CN202311114386.4在审
发明人：郭丰维;廖文翔;陈清晖 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-03-09 - 公布日： 2023-10-24 - 主分类号： H01L23/31 文献下载
摘要：一种器件包括：接地面，电连接至至少一个导电柱的近端；和天线焊盘，基本上平行于接地面，其中，天线焊盘通过具有第一介电常数的介电衬垫与至少一个导电柱的远端分隔开，其中，接地面、至少一个导电柱和介电衬垫围绕天线腔，天线腔填充有具有第二介电常数的介电填充材料，第二介电常数与第一介电常数不同。本发明的实施例还涉及半导体器件及其形成方法。
半导体器件及其形成方法

[发明专利]一种芯片封装结构及其封装基板及制作方法-CN202310975688.4在审
发明人：杨晓瑞;林威志 -专利权人：鼎道智芯（上海）半导体有限公司
申请日： 2023-08-03 - 公布日： 2023-10-24 - 主分类号： H01L23/31 文献下载
摘要：本申请公开了一种芯片封装结构及其封装基板及制作方法，本申请技术方案设置第一导电层的焊盘通过导电孔和第一核心导电层连接，第一核心导电层再通过核心导电孔与第二核心导电层连接，并设置相邻两个导电孔之间的间距不小于核心导电层中用于布局核心导电孔所需的工艺标准，可以缩小核心导电层中核心导电孔的间距，能够提高芯片封装结构的性能。
一种芯片封装结构及其制作方法

[发明专利]一种倒装芯片的封装结构及封装方法-CN202310921773.2在审
发明人：瞿江宇;廖家德;徐健;蒋瑞峰 -专利权人：星科金朋半导体(江阴)有限公司
申请日： 2023-07-26 - 公布日： 2023-10-24 - 主分类号： H01L23/31 文献下载
摘要：本发明公开了一种倒装芯片的封装结构及封装方法，其包括：基板及通过倒装方式安装于基板上并与基板电连接的芯片；安装于芯片背面的散热盖；设置于基板上表面的塑封体，包括芯片容纳开口和散热盖承载区，芯片容纳开口用于容纳芯片并露出芯片的背面，散热盖承载区用于承载散热盖；设置于塑封体上并限制散热盖在水平方向移动的导向结构，散热盖在固定于芯片背面之前可沿导向结构向下滑动至散热盖承载区。本发明通过在塑封体上设置导向结构，使得散热盖可以沿导向结构向下滑动至预定的散热盖安装区域，并能限制散热盖在水平方向的移动，实现对散热盖安装位置的精确限定，避免散热盖偏移，能够确保散热性能并提升产品良率。
一种倒装芯片封装结构方法

[发明专利]薄膜覆晶封装-CN202210420061.8在审
发明人：吴圣仁;张士中;叶学舜;李俊德 -专利权人：颀邦科技股份有限公司
申请日： 2022-04-20 - 公布日： 2023-10-24 - 主分类号： H01L23/31 文献下载
摘要：一种薄膜覆晶封装包含基板及芯片，该芯片以多个复合式凸块覆晶接合于该基板的多个接脚，各该复合式凸块具有至少一个垫高条、一个凸块下金属层及一个接合层，该接合层借由该垫高条及该凸块下金属层形成有接合肋，所述复合式凸块以该接合肋刺入该接脚，使该接合肋面接触该接脚，以增加该接合层与该接脚的焊道长度及接合强度，并可在覆晶接合制程中降低压合该芯片及该基板的压合力。
薄膜封装

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 5339 条