专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果54个,建议您升级VIP下载更多相关专利
  • [发明专利]一种3D扇出型封装结构及制备方法-CN202210396720.9在审
  • 刘翔;尹佳山;周祖源;薛兴涛;林正忠 - 盛合晶微半导体(江阴)有限公司
  • 2022-04-15 - 2023-10-27 - H01L23/31
  • 本发明提供一种3D扇出型封装结构及制备方法,包括重新布线层、导电柱、中间芯片、第一塑封材料层、电连接结构及焊球凸块阵列、底部芯片、第二塑封材料层,电连接结构包括叠置的电连接层,以分层方式解决铝很难在10:1深宽比的通孔中垫积的问题,自上而下竖向电连接可减小电阻减小信号的延时,底部芯片还包括无源元件,失电时无源元件放电操作,保护数据免被损坏;大马士革镶嵌工艺制造的电连接结构兼顾芯片全局和局部的平坦化,进一步减少电阻减少信号的延时,适用于各种金属,能用电性能更优秀的金属来解决瓶颈问题,金属连线线宽线间距小于0.1μm,从而能封装更多芯片,提供更多输入/输出接口,减小封装尺寸,满足对高性能芯片的需求。
  • 一种扇出型封装结构制备方法
  • [发明专利]一种TSV转接板结构的制作方法-CN202310533200.2在审
  • 尹佳山;周祖源;薛兴涛 - 盛合晶微半导体(江阴)有限公司
  • 2023-05-11 - 2023-08-04 - H01L21/768
  • 本发明提供一种TSV转接板结构的制作方法,包括以下步骤:提供基材、第一载体及第二载体,形成多个在水平方向上间隔排列的自基材正面开口的第一盲孔于基材中,进行第一次键合以将第一载体键合于基材形成有第一盲孔的正面上方,形成多个第二盲孔于基材中,多个第二盲孔与多个第一盲孔一一对应且上下连通以形成多个通孔,进行第二次键合以将第二载体键合于基材形成有第二盲孔的背面上;去除第一载体以显露通孔在基材正面的开口;进行导电材料填充以形成多个通孔导电柱。该制作方法能够制作得到高深宽比的TSV转接板结构,且在对其中的通孔进行导电材料填充时能够避免传统PVD工艺对通孔侧壁覆盖性差的问题,提高产品良率和性能。
  • 一种tsv转接板结制作方法
  • [发明专利]一种2.5D封装结构的制备方法-CN202210441937.7有效
  • 刘翔;尹佳山;周祖源;薛兴涛;林正忠 - 盛合晶微半导体(江阴)有限公司
  • 2022-04-25 - 2023-06-27 - H01L21/768
  • 本发明提供一种2.5D封装结构的制备方法,将去除底部金属层的工艺放置在最后,以使底部金属层能够隔离去除第二支撑衬底时激光照射对封装结构特别是芯片的影响,从而保护2.5D封装结构保护所述芯片,提高2.5D封装芯片可靠性测试的成功率及成品率;底部金属层易于形成和去除,不会增加封装成本,工艺简单有效;半导体衬底的第二表面经过化学机械研磨,提高了半导体衬底的平整度,既能提高后续封装中多个界面的结合强度,也可降低底部金属层与TSV导电柱的接触电阻;TSV导电柱、连接焊盘及金属凸块位于同一垂线上,可有效地减小电阻减小信号的延时。
  • 一种2.5封装结构制备方法
  • [发明专利]一种重布线层的制备方法及封装结构-CN202310122144.3在审
  • 尹佳山;周祖源;薛兴涛 - 盛合晶微半导体(江阴)有限公司
  • 2023-02-15 - 2023-05-30 - H01L21/768
  • 本发明提供一种重布线层的制备方法及封装结构,其制备方法是首先作业绝缘层,做出图案化的第一开孔,然后在第一开孔中填充导电层之后,通过平坦化工艺做出平坦的镶嵌式结构,在平整的镶嵌式结构表面形成溅射层,并在溅射层上作业光阻层,图案化光阻层形成第二开孔,且第二开孔的位置与平坦化后的导电层布设位置对应设置,在第二开孔中电镀金属,从而形成金属互联层,最后去除光阻层和被光阻层覆盖的溅射层,以形成重布线层。本发明最终形成的封装结构中通过电镀所形成的金属互联层的表面平整度更高,避免了传统封装工艺中光阻在较深的孔洞内残留,避免了后续电镀工艺过程异常的问题。
  • 一种布线制备方法封装结构
  • [发明专利]一种通孔的制备方法-CN202211104381.9在审
  • 蔡帅;潘远杰;周祖源;薛兴涛 - 盛合晶微半导体(江阴)有限公司
  • 2022-09-09 - 2023-03-14 - H01L21/768
  • 本发明提供一种通孔的制备方法,所述制备方法包括:提供一中间结构,所述中间结构包括半导体基底及通孔,所述通孔形成在所述半导体基底内,所述半导体基底具有相对的第一表面及第二表面,其中所述第一表面暴露出所述通孔的铜柱;刻蚀所述第一表面,使所述通孔的铜柱相对于所述第一表面凸起;对所述第一表面进行湿法清洗,并采用铜刻蚀工艺处理所述第一表面及所述通孔的铜柱表面;于所述第一表面及所述通孔的铜柱表面形成绝缘层。本发明提供的一种通孔的制备方法能够解决现有通孔制作技术中,有铜颗粒散落在通孔周围,影响绝缘层的附着效果,并影响绝缘层电隔绝效果的问题。
  • 一种制备方法
  • [实用新型]一种3D扇出型封装结构-CN202220872190.6有效
  • 刘翔;尹佳山;周祖源;薛兴涛;林正忠 - 盛合晶微半导体(江阴)有限公司
  • 2022-04-15 - 2022-09-09 - H01L23/31
  • 本实用新型提供一种3D扇出型封装结构,包括重新布线层、导电柱、中间芯片、第一塑封材料层、电连接结构及焊球凸块阵列、底部芯片、第二塑封材料层,电连接结构包括叠置的电连接层,以分层的方式解决铝很难在10:1深宽比的通孔中垫积的问题,自上而下竖向电连接可减小电阻减小信号的延时,底部芯片还包括无源元件,失电时无源元件放电操作,保护数据免被损坏。且所述电连接结构能够兼顾芯片全局和局部的平坦化,进一步减少电阻减少信号的延时,适用于各种金属,能够用电性能更优秀的金属来解决瓶颈问题,金属连线线宽线间距小于0.1μm,从而能封装更多芯片,提供更多输入/输出接口,减小封装尺寸,满足对高性能芯片的需求。
  • 一种扇出型封装结构
  • [发明专利]系统晶圆级芯片封装方法及结构-CN202111235109.X在审
  • 黄晗;陈彦亨;林正忠;李俊德;伍信桦;薛兴涛 - 盛合晶微半导体(江阴)有限公司
  • 2021-10-22 - 2022-08-30 - H01L21/56
  • 本发明提供一种系统晶圆级芯片封装方法及结构。方法包括步骤:提供载体,形成第一布线层;形成第一焊球,与第一金属凸块电连接,且将SMT元件贴装至第一金属凸块上;形成第一塑封层;形成第二布线层,第二金属凸块与第一焊球电连接;将芯片安装至第二布线层上,与第二金属凸块电连接;形成第二塑封层;去除载体,将去除载体后得到的结构以芯片朝下的方式转移至临时基底上以显露出第一布线层;形成第二焊球与第一金属凸块电连接;去除临时基底。本发明采用MUF工艺代替了传统Underfill应用在晶圆级先进集成封装中,既可同时满足不同元器件塑封需求,又可以减少制程工序,降低制程成本,使芯片中不同材料结合面减少,降低器件失效的风险,提高器件可靠性。
  • 系统晶圆级芯片封装方法结构

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top