[发明专利]使用粘结剂制造半导体器件无效
申请号: | 01116007.1 | 申请日: | 2001-05-08 |
公开(公告)号: | CN1323062A | 公开(公告)日: | 2001-11-21 |
发明(设计)人: | 玛丽·吉约;帕迪·奥谢 | 申请(专利权)人: | 通用半导体爱尔兰公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 李辉,谷慧敏 |
地址: | 爱尔兰*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 通过使用与堆栈中使用的焊料预型件分离的或是包括在粘性浆料形式的焊料中的粘结体完成了半导体组件的堆栈中各个组件的临时自粘结。粘结体可以包括相当高纯度的水,并且相邻部件的粘结是通过水的表面张力取得的。在一个最好是在保护性非氧化气氛中进行的单一的加热步骤期间,水被完全蒸发,同时焊料预型件被加热,形成希望的焊接点。 | ||
搜索关键词: | 使用 粘结 制造 半导体器件 | ||
【主权项】:
1.一种组装包括相互堆叠在一起的多个接线端和至少一个半导体组件的半导体器件的方法,所述方法包括步骤:提供第一接线端,第一焊料预型件,第一半导体组件,第二焊料预型件,和第二接线端;提供第一,第二,第三和第四粘结体;把第一接线端,第一粘结体,第一焊料预型件,第二粘结体,第一半导体组件,第三粘结体,第二焊料预型件,第四粘结体,和第二接线端顺序地相互堆叠;和把堆栈加热到足以软化焊料预型件的温度,从而形成焊接点。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于通用半导体爱尔兰公司,未经通用半导体爱尔兰公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01116007.1/,转载请声明来源钻瓜专利网。
- 上一篇:分批式混合器和用于其中的混合转子
- 下一篇:缝纫机的机针摆动装置
- 同类专利
- 一种芯片封装结构及其制作方法-202310722406.X
- 郑银光;郑清毅;施佳铭 - 芯原微电子(上海)股份有限公司;芯原微电子(成都)有限公司;芯原微电子(南京)有限公司;芯原微电子(海南)有限公司;芯原科技(上海)有限公司
- 2023-06-16 - 2023-10-27 - H01L21/50
- 本发明提供一种芯片封装结构及其制作方法,该芯片封装结构包括第一封装结构、第二封装结构、第三封装层、基板及互连结构,其中,第一封装结构包括主芯片、第一电极、第一重新布线层、第一焊盘、第一导电柱及第一封装层,第二封装结构包括辅助芯片、第二电极、第二重新布线层、第二焊盘、第二导电柱及第二封装层;第三封装层覆盖第一、二封装结构侧壁并填充第一、二封装结构之间的间隙,第一、二封装结构及第三封装层构成重构晶圆;基板与第一、二焊盘电连接;互连结构包括第一、二互连凸块,第一、二互连凸块分别与相邻的第一、二导电柱电连接。本发明通过改进芯片封装结构,避免了制作互连芯片的重新布线层,简化了工艺,节省了成本。
- 具有嵌入式电池组的半导体装置及其方法-202310308484.5
- 斯坦凡·赖安·胡珀;查农·素旺卡萨布;沙亚通·萨克朗;小克里斯普洛·埃斯蒂拉·利茨陶;阿蒙帖·赛亚吉塔拉;多米尼克(波蒙)·科伊 - 恩智浦美国有限公司
- 2023-03-27 - 2023-10-27 - H01L21/50
- 提供一种制造封装半导体装置的方法。所述方法包括将传感器系统附连到引线框架的管芯垫部分。将电池组附连到所述引线框架,包括将所述电池组的第一端附连到所述引线框架的第一支腿,且将所述电池组的第二端附连到所述引线框架的第二支腿。包封物包封所述传感器系统、电池组和引线框架。
- 光电集成式半导体封装结构及其制备方法-202311219985.2
- 陈彦亨;林正忠 - 盛合晶微半导体(江阴)有限公司
- 2023-09-21 - 2023-10-27 - H01L21/50
- 本发明提供一种光电集成式半导体封装结构及其制备方法,通过TSV基底、基板、重新布线层、光波导布线层及微反射镜,将光芯片及电芯片进行合封,可实现电信号布线与光信号布线的堆叠互连及交错走线,以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径,减少信号衰减,提高集成运算能力,满足高密度集成封装的需求。
- 显示面板及其制备方法、发光装置及显示装置-202280000316.3
- 李晓虎;王伟杰;康亮亮;焦志强;王路 - 京东方科技集团股份有限公司
- 2022-02-25 - 2023-10-27 - H01L21/50
- 本申请提供了一种显示面板及其制备方法、发光装置及显示装置,涉及显示技术领域,显示面板包括叠层设置的多个驱动基板,驱动基板包括衬底和位于衬底上的驱动单元,各驱动基板的朝向相同;阵列排布的多个像素单元,像素单元包括多个子像素,同一像素单元中的各子像素的发光区在衬底上的正投影互不交叠;每个驱动基板远离其衬底的一侧设置有至少一个子像素,且每个驱动基板上的驱动单元与至少一个子像素电连接;其中,驱动基板的数量小于或等于一个像素单元中子像素的数量。该显示面板的开口率高,分辨率高,显示效果好。
- 光电集成式半导体封装结构及其制备方法-202311219978.2
- 陈彦亨;林正忠 - 盛合晶微半导体(江阴)有限公司
- 2023-09-21 - 2023-10-27 - H01L21/50
- 本发明提供一种光电集成式半导体封装结构及其制备方法,通过重新布线层、金属柱、三维光波导布线、封装层、光芯片、电芯片、金属凸块、基板及连接器,可将光芯片及电芯片进行合封,实现电信号布线与光信号布线的堆叠互连及交错走线,以缩小封装面积、增加布线密度、有效缩短光信号、电信号的传输路径,减少信号衰减,且光波导从封装体侧面导出,可增加模块化组合能力,实现系统封装,满足高密度集成封装的需求。
- 大板级扇出型封装方法及大板级扇出型封装结构-202310786144.3
- 何聪华;刘长春;罗广豪 - 广东佛智芯微电子技术研究有限公司
- 2023-06-28 - 2023-10-27 - H01L21/50
- 本发明公开一种大板级扇出型封装方法及大板级扇出型封装结构。大板级扇出型封装方法包括:提供临时载板和若干芯片,将芯片贴于临时载板上并切块,形成切框芯片;对每个切框芯片上的芯片进行表面处理,将若干切框芯片排版、拼框;制作框架,将框架贴合于拼框后的临时载板上,使框架覆盖临时载板之间缝隙,使芯片均外露于框架;对芯片塑封,分离临时载板,制得芯片塑封体;将芯片I/O口由芯片塑封体双面电性引出。本发明在Die‑First工艺基础上改善板翘曲,缩短生产流程和避免流片过程中碎片,在分离临时载板后不需贴胶带或者胶片以固定或者提高塑封体的强度,达到翘曲小、无碎片、无残胶、工序少,提高生产效率及良率、降低成本的目的。
- 一种高密度排列半导体封装方法-202311171783.5
- 施锦源;刘景宝;黄明敏;张大强;黄鹏 - 深圳市信展通电子股份有限公司
- 2023-09-12 - 2023-10-27 - H01L21/50
- 本发明公开一种高密度排列半导体封装方法,包括如下步骤:在铜框架的顶面进行半雕刻,从而在铜框架的顶面上形成芯片座以及管脚;在芯片座上焊接芯片,并将芯片与管脚通过焊接导线进行电性连接;完成焊接后,对铜框架的顶面进行第一次注塑封装成型;完成第一次成型后,对铜框架底面进行全雕刻;对铜框架的底面进行第二次注塑封装成型;对管脚进行压弯成型。由于本发明分两次进行雕刻以及封装,从而在进行芯片、导线的焊接时,不需要在铜框架上预留连杆对芯片座以及管脚进行连接,因此可避免连杆出现轻微形变而导致焊片或焊线出现脱焊的情况,有效保证芯片、导线焊接加工过程的可靠程度,满足半导体芯片生产加工的要求。
- 双面重布线高套准精度的封装方法及结构-202310789365.6
- 杨诚;王成迁;戴飞虎;张鹏 - 中国电子科技集团公司第五十八研究所
- 2023-06-29 - 2023-10-24 - H01L21/50
- 本发明涉及一种双面重布线高套准精度的封装方法及结构,其包括:提供若干待双面重布线的目标芯片以及若干双面重布线对位套准用的对位芯片,并将所提供的目标芯片与对位芯片进行晶圆重构,以形成重构晶圆片,以第二对位图形作为对位标记,制备与目标芯片的芯片第一表面适配的芯片第一表面重布线层;以第一对位图形作为对位标记,制备与目标芯片的芯片第二表面适配的芯片第二表面重布线层;对上述的重构晶圆片切割,以形成双面重布线的目标芯片。本发明能有效提高双面重布线套准精度,与现有工艺兼容,提高双面重布线封装的可靠性。
- 射频前端模组及其制作方法、通讯装置-202280018650.1
- 翁国军;王晓龙 - 深圳新声半导体有限公司
- 2022-09-29 - 2023-10-24 - H01L21/50
- 一种射频前端模组及其制作方法和通讯装置。该射频前端模组包括第一功能基板、第二功能基板和第一射频前端组件;第一功能基板包括第一衬底基板和金属键合结构;第二功能基板包括第二衬底基板、位于第二衬底基板之中的凹槽、和键合金属层;第一射频前端组件至少部分位于凹槽之内;第一衬底基板和第二衬底基板相对设置,第二衬底基板靠近第一衬底基板的表面包括位于凹槽之内的凹槽表面和位于凹槽之外的衬底表面;键合金属层包括位于凹槽表面的第一金属部分和位于衬底表面的第二金属部分;第一射频前端组件被第一金属部分至少部分包围,第二金属部分与金属键合结构键合。由此,该射频前端模组具有成本低,体积小等优点。
- 一种封装结构的制备方法-202310967518.1
- 徐进;江兴椿;徐必业 - 深圳劲鑫科技有限公司
- 2023-07-31 - 2023-10-24 - H01L21/50
- 本发明公开了一种封装结构的制备方法,属于半导体器件技术领域。封装结构的制备方法包括:提供载板,所述载板包括衬底基板,以及阵列设置于所述衬底基板上的多个半导体传感器芯片;采用喷墨3D打印的方式,在各所述半导体传感器芯片远离所述衬底基板的一侧,打印各所述半导体传感器芯片对应的围坝;在所述围坝远离所述半导体传感器芯片的一侧设置盖板,得到各所述半导体传感器芯片的封装结构。本发明实施例可以简化封装结构的制备流程,降低封装结构的制备成本。
- 集成电路封装方法以及集成电路封装产品-202311130016.X
- 雍士国;苏建宇 - 日月新半导体(苏州)有限公司
- 2023-09-04 - 2023-10-24 - H01L21/50
- 本申请提出一种集成电路封装方法。所述集成电路封装方法包括:沿经封装的基板上的两个集成电路产品之间的切割线进行切割作业;切割到位于所述基板中的所述两个集成电路产品的接地引脚时停止所述切割作业;以及在经切割的所述基板上设置覆盖所述接地引脚的屏蔽层。本申请还提出一种集成电路封装产品。所述集成电路封装产品包括基板、塑封体以及屏蔽层。所述基板包括阶梯结构。所述阶梯结构包括第一侧表面、阶梯面和第二侧表面。所述阶梯面连接于所述第一侧表面和所述第二侧表面之间。所述塑封体覆盖所述基板上方并与所述第一侧表面相邻。所述屏蔽层覆盖所述塑封体、所述第一侧表面和所述阶梯面。所述屏蔽层和所述基板中的接地引脚电性连接。
- 封装结构及其形成方法-202311062784.6
- 衡文举 - 星科金朋半导体(江阴)有限公司
- 2023-08-22 - 2023-10-20 - H01L21/50
- 一种封装结构及其形成方法,所述形成方法,包括:提供刚性基板和第一芯片;将所述第一芯片贴装在所述刚性基板的上表面上,所述第一芯片与所述刚性基板电连接;提供柔性基板,所述柔性基板包括第一部分和与第一部分连接的第二部分,将所述柔性基板的第一部分的下表面覆盖并贴装在所述第一芯片的背面上,将所述柔性基板的第二部分的边缘区域的下表面贴装在所述刚性基板的上表面上,第二部分的其他区域悬空在所述刚性基板的上表面上方,所述柔性基板与所述刚性基板电连接;提供第二芯片,将所述第二芯片贴装在所述柔性基板的第一部分的上表面上。提高了封装结构的集成度。
- 接合装置以及接合方法-201810410271.2
- 和田宪雄;小滨范史;元田公男 - 东京毅力科创株式会社
- 2018-05-02 - 2023-10-20 - H01L21/50
- 本发明涉及接合装置以及接合方法。目的是减少在接合后的基板所产生的局部变形。实施方式所涉及的接合装置具备第一保持部、第二保持部、冲击器、移动部以及温度调节部。第一保持部从上方吸附保持第一基板。第二保持部从下方吸附保持第二基板。冲击器从上方按压第一基板的中心部使得第一基板的中心部与第二基板接触。移动部使第二保持部在同第一保持部不相向的非相向位置与同第一保持部相向的相向位置之间移动。温度调节部与被配置于非相向位置的第二保持部相向,温度调节部对被第二保持部吸附保持的第二基板的温度进行局部调节。
- 一种晶体管散热器的自动组装方法-202310848319.9
- 曾夏衡;陆新午 - 中山雅特生科技有限公司
- 2023-07-11 - 2023-10-13 - H01L21/50
- 本发明公开了一种晶体管散热器的自动组装方法,包括:机架、第一输送线,第一输送线上设置有工装底盘,晶体管零件的组装在第一输送线的导热片贴合模块完成导热片贴合、在晶体管上料模块完成晶体管贴合,自动化程度较高,在上盖压合模块安装工装上盖,以在工件槽内固定与压合住晶体管零件,接着随第一输送带送入固化模块进行导热片的热处理,最后在上盖拆卸模块完成工装上盖的拆卸与回收,经第二输送线回到上盖压合模块,然后晶体管零件从工件槽内取出,完成晶体管零件的自动化组装,效率高,成品标准化程度高,晶体管零件的散热效果好。
- 半导体封装结构及其制备方法-202310995863.6
- 陈彦亨;林正忠 - 盛合晶微半导体(江阴)有限公司
- 2023-08-08 - 2023-10-13 - H01L21/50
- 本发明提供一种半导体封装结构及其制备方法,在重新布线层的两侧制备电连接的圆柱形电容及立体电感,可实现封装结构的电源完整性,缩短芯片与被动元件之间的传输距离;可在较小的封装结构的尺寸下制备圆柱形电容及立体电感,且可提升电容量及电感量;通过磁芯的制备,可构建立体磁芯电感,以进一步的提升电感量;通过在封装结构的侧壁上键合大容量的被动元件可进一步的扩大封装结构的电容量和/或电感量;通过在被动元件上设置散热件和/或在芯片与第二重新布线层之间形成虚拟金属凸块,可提高封装结构的散热性能;通过在立体电感之间形成EMI屏蔽件,可进行电磁屏蔽,提高半导体封装结构的可靠性及质量。
- 用于形成封装件的方法以及封装件结构-202310528841.9
- 吴志伟;施应庆;邱文智 - 台湾积体电路制造股份有限公司
- 2023-05-11 - 2023-10-13 - H01L21/50
- 根据本申请的实施例,提供了一种用于形成封装件的方法包括形成第一封装组件,形成第一封装组件包括形成具有第一顶表面的第一介电层,以及形成第一导电部件。第一导电部件包括嵌入在第一介电层中的通孔,以及具有高于第一介电层的第一顶表面的第二顶表面的金属凸块。该方法还包括分配光敏层,其中光敏层覆盖金属凸块,并且执行光刻工艺以在光敏层中形成凹槽。金属凸块暴露于凹槽,并且光敏层具有高于金属凸块的第三顶表面。第二封装组件接合到第一封装组件,并且焊料区域延伸到凹槽中以将金属凸块接合到第二封装组件中的第二导电部件。根据本申请的其他实施例,还提供了封装件结构。
- 封装结构的形成方法-202310802394.1
- 刘在福;郭瑞亮;焦洁 - 苏州通富超威半导体有限公司
- 2023-07-03 - 2023-10-10 - H01L21/50
- 一种封装结构的形成方法,提供干膜后,通过钻孔操作在所述干膜中形成若干贯穿所述干膜的上下表面的通孔;提供第一基板,第一基板的上下表面分别具有第一焊盘和第二焊盘,第一基板中具有将所述第一焊盘和第二焊盘电连接的第一线路;将具有通孔的干膜贴附到所述第一基板的上表面上,通孔暴露出相应的第一焊盘的表面;形成填充满所述通孔的金属柱;去除所述干膜;提供第一芯片,将第一芯片贴装在金属柱一侧的第一基板的上表面上,所述第一芯片与部分第一焊盘电连接;形成覆盖第一芯片的表面、金属柱的侧壁和顶部表面以及第一基板的上表面的第一塑封层。使得形成的金属柱高度较高以及具有较好的侧壁形貌,还可以具有较小的间距和尺寸。
- 一种芯片字符加工方法及芯片-202310886020.2
- 徐进;江兴椿;徐必业 - 深圳劲鑫科技有限公司
- 2023-07-18 - 2023-10-10 - H01L21/50
- 本发明公开了一种芯片字符加工方法及芯片。该芯片字符加工方法包括:提供一载板;在载板的一侧表面,采用喷墨打印工艺形成附着层;在附着层远离载板的一侧表面,采用喷墨打印工艺形成字符层。本发明实施例提供的技术方案适用于对厚度较薄的芯片进行字符加工,可有效防止损伤芯片;并且对已有字符需进行二次加工的芯片,可有效简化二次加工的工艺,降低加工成本。
- 集成电路封装的形成方法-202310543128.1
- 曹佩华;郭建利;刘国洲 - 台湾积体电路制造股份有限公司
- 2023-05-15 - 2023-10-10 - H01L21/50
- 集成电路封装的形成方法包括:贴合第一载板至封装构件,且封装构件包括:中介层;第一半导体裸片,贴合至中介层的第一侧;第二半导体裸片,贴合至中介层的第一侧;密封剂,密封第一半导体裸片与第二半导体裸片;以及多个导电连接物,贴合至中介层的第二侧;贴合第二载板至封装基板,封装基板包括多个接合垫;当第一载板贴合至封装构件且第二载板贴合至封装基板时,使导电连接物再流动以接合封装构件的导电连接物至封装基板的接合垫;移除第一载板;以及移除第二载板。
- 芯片贴装定位方法和扇出型封装工艺-202310815505.2
- 康志龙;姚大平 - 江苏中科智芯集成科技有限公司
- 2023-07-04 - 2023-10-03 - H01L21/50
- 本公开提供了一种芯片贴装定位方法和扇出型封装工艺,涉及半导体封装技术领域。该芯片贴装定位方法包括提供一贴片模具;其中,贴片模具设有多个间隔的定位槽,相邻定位槽之间形成凸台;定位槽用于贴装芯片;在凸台上形成微纳米槽;在贴片模具上喷涂粘附溶剂,以使粘附溶剂充满定位槽;将芯片贴装至定位槽内,可提高芯片贴装的定位精度和贴装效率。
- 一种高层数、高良率、高密度扇出封装方法及其结构-202310827331.1
- 张政楷;戴飞虎;王成迁 - 中国电子科技集团公司第五十八研究所
- 2023-07-07 - 2023-10-03 - H01L21/50
- 本发明涉及集成电路封装技术领域,具体涉及一种高层数、高良率、高密度扇出封装方法及其结构。包括:使用玻璃晶圆作为载片;通过旋涂方式在晶圆上涂覆光解临时键合胶并进行固化,随后在固化的临时键合胶上制备金属保护层;背贴聚酰亚胺薄膜;在金属保护层上完成再布线工艺;布线层和钝化层完成后,在对应Pad处倒装多颗芯片,倒装完成后进行底填已确保封装体可靠性;进行芯片倒装、底填,随后使用树脂料进行塑封;去除聚酰亚胺薄膜;使用激光解键合工艺碳化键合胶,去除玻璃晶圆;使用清洗液进一步去除残余的临时键合胶。本发明具有良率高、工艺简单的优势,所制备的多层高密度封装结构可靠性高且集成度优异。
- 一种功率半导体模组及制造方法-202180091530.X
- 杜若阳;吕镇 - 华为数字能源技术有限公司
- 2021-03-05 - 2023-09-29 - H01L21/50
- 本申请提供一种功率半导体模组、电机驱动器、动力总成、车辆以及功率半导体模组的制造方法。通过在所述散热器与所述功率半导体封装之间设置导热层,且导热层为表面具有金属键合线的导热材料;或者,所述导热层为可固化硅脂形成的固态导热层,使得所述功率半导体封装和所述散热器均与所述导热层结合并构成所述功率半导体模组,降低了功率半导体模组在电机驱动器整机装配过程中造成的应力损坏风险。实现了提前对功率半导体模组进行氦气检验,提高了电机驱动器整机二次加工的合格率,避免了电机驱动器在整机氦气测试时因散热器漏气而导致电机驱动器整机报废的风险。
- 半导体封装结构及其制备方法-202310987669.3
- 陈彦亨;林正忠 - 盛合晶微半导体(江阴)有限公司
- 2023-08-08 - 2023-09-29 - H01L21/50
- 本发明提供一种半导体封装结构及其制备方法,在重新布线层的两侧制备电连接的圆柱形电容及立体电感,可实现封装结构的电源完整性,缩短芯片与被动元件之间的传输距离;可在较小的封装结构的尺寸下制备圆柱形电容及立体电感,且可提升电容量及电感量;通过磁性金属层的制备,可构建立体磁芯电感,以进一步的提升电感量;通过在封装结构的侧壁上键合大容量的被动元件可进一步的扩大封装结构的电容量和/或电感量;通过在被动元件上设置散热件和/或在芯片与第三重新布线层之间形成虚拟金属凸块,可提高封装结构的散热性能;通过在立体电感之间形成EMI屏蔽件,可进行电磁屏蔽,提高半导体封装结构的可靠性及质量。
- 晶圆键合的控制方法、控制装置、处理器和键合系统-202011272923.4
- 姚兰 - 长江存储科技有限责任公司
- 2020-11-13 - 2023-09-29 - H01L21/50
- 本申请提供了一种晶圆键合的控制方法、控制装置、处理器和键合系统,该方法包括:调整第一晶圆的第一倍率差值和/或第二晶圆的第二倍率差值,使得第一倍率差值和第二倍率差值相同,其中,第一倍率差值为第一曝光区域在第一方向上的第一放大倍率与在第二方向上的第二放大倍率的差值,第二倍率差值为第二曝光区域在第一方向上的第三放大倍率与第二方向上的第四放大倍率的差值;调整第一放大倍率和第二放大倍率,或者调整第三放大倍率和第四放大倍率,使得第一放大倍率和第三放大倍率相同,且使得第二放大倍率和第四放大倍率相同;在调整后,控制将第一晶圆与第二晶圆键合。该方法可以对晶圆X和Y方向的膨胀系数进行精准补偿。
- 一种大功率芯片封装键合的方法及芯片封装件-202311016586.6
- 申凤仪;申广;祁山;何懿德 - 深圳瑞沃微半导体科技有限公司
- 2023-08-11 - 2023-09-22 - H01L21/50
- 本申请提供了一种大功率芯片封装键合的方法及芯片封装件,相对于现有芯片封装技术存在焊接面空洞、虚焊、假焊和散热性能低等问题,本申请提供了使芯片电极与基板金属层在常温下结合生长在一起的解决方案,具体为:将芯片与封装基板固定;其中,芯片的电极朝向封装基板并与通孔的位置对应;通过增材制造方式在通孔内使金属层进行生长,并使生长的金属层与电极形成电连接;对芯片和封装基板的表面进行灌胶封装。本发明在常温下操作,完全避免了高温、高压对芯片的伤害;采用蒸发、溅射、沉铜、电镀或化学镀等方法或之一,使芯片电极与基板金属层在常温下结合生长在一起,避免了空洞、虚焊等缺陷,表面接触良好,大幅度提高了芯片的散热性能。
- 封装方法及装置-202210273092.5
- 蒋康力;刘建华;丁金玲 - 杭州海康微影传感科技有限公司
- 2022-03-18 - 2023-09-22 - H01L21/50
- 本申请提供一种封装方法及装置,封装方法包括:提供保护盖板;在保护盖板上和/或芯片的接地金属部上形成凸起的支撑件;沿高度方向放置保护盖板和芯片;沿支撑件的高度方向支撑件的投影分别与保护盖板的第一表面以及芯片的接地金属部的投影存在重叠部分;固定连接保护盖板和芯片,支撑件沿高度方向相对设置的两端分别连接于保护盖板的第一表面以及芯片的接地金属部,并电连接保护盖板和接地金属部。本发明的方法和装置在芯片的接地金属部和保护盖板之间设置导电的支撑件,以使保护盖板接地,避免在保护盖板上形成悬浮电位,从而避免封装装置与外界物体接触时候产生静电,即起到有效的屏蔽电磁干扰的作用,保证芯片的正常工作。
- 一种芯片封装方法-202310749830.3
- 章霞;李高林 - 成都奕成集成电路有限公司
- 2023-06-21 - 2023-09-19 - H01L21/50
- 本申请实施例提供的芯片封装方法中,涉及半导体技术领域。该芯片封装方法通过对第二表面一侧形成与第一塑封层热膨胀系数相当的第二塑封层,减少第一载体两侧随温度变化产生的应力差异,从而减少第一载体的翘曲程度,最大可能地保护产品性能及可靠性。
- 形成封装件的方法以及封装件结构-202310564005.6
- 蔡昇翰;邱元升;许周叡;林宗澍 - 台湾积体电路制造股份有限公司
- 2023-05-18 - 2023-09-19 - H01L21/50
- 根据本申请的实施例,提供了一种形成封装件的方法,包括在半导体衬底上方形成多个介电层,在多个介电层中形成多个金属线和通孔,形成延伸到多个介电层中的内密封环的下部部分和外密封环的下部部分,在多个金属线和通孔上方沉积第一介电层,并且蚀刻第一介电层以形成穿透第一介电层的开口。在第一介电层被蚀刻之后,内密封环的下部部分的顶表面被暴露,并且外密封环的下部部分的整个顶表面与第一介电层的底表面接触。然后形成内密封环的上部部分以延伸到开口中并且连接内密封环的下部部分。沉积第二介电层以覆盖内密封环的上部部分。根据本申请的其他实施例,还提供了封装件结构。
- 一种封装结构及其形成方法、封装系统-202310753967.6
- 王贻源;薛迎飞 - 芯盟科技有限公司
- 2023-06-25 - 2023-09-12 - H01L21/50
- 本公开提供了一种封装结构及其形成方法、封装系统,所述封装结构的形成方法包括:提供沿第一方向堆叠的第一半导体结构和第二半导体结构;所述第二半导体结构远离所述第一半导体结构的一侧包括第一衬底;在所述第一衬底中形成至少一个冷却通道;形成与所述冷却通道连接的通道入口和通道出口;形成覆盖所述第一半导体结构和所述第二半导体结构的塑封层;在所述塑封层中形成与所述通道入口连接的接入通道,和与所述通道出口连接的接出通道;所述接入通道和所述接出通道用于与外部冷却装置连接。
- 芯片模组封装方法-202310930564.4
- 顾建国 - 日月新半导体(苏州)有限公司
- 2023-07-27 - 2023-09-08 - H01L21/50
- 本申请提出一种芯片模组封装方法。所述芯片模组封装方法包括:在载板上设置第一元件和第二元件;将干膜贴附于所述第一元件和所述第二元件的上表面;切割所述干膜以形成槽;以及吸附切割后的所述干膜使所述干膜封闭所述第二元件和所述载板之间的空腔,并使所述槽暴露所述第一元件和所述载板之间的空腔。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造