[发明专利]叠层封装结构及其形成方法有效

专利信息
申请号: 201710191262.4 申请日: 2017-03-28
公开(公告)号: CN107293518B 公开(公告)日: 2020-10-27
发明(设计)人: 余振华;蔡柏豪;林俊成;郑礼辉 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/98 分类号: H01L21/98;H01L23/552;H01L25/18
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明实施例提供的方法包括形成半导体器件,该半导体器件包括由模塑材料围绕的半导体管芯,其中,半导体器件的接触金属件具有暴露的边缘,将半导体器件置于具有内壁和外壁的托盘内,其中,该内壁位于半导体器件下面并且位于半导体器件的外边缘和半导体器件的凸块的外边缘之间,在半导体器件和托盘上沉积金属屏蔽层,其中,金属屏蔽层与接触金属件的暴露的边缘直接接触,然后将半导体器件与托盘分开。本发明的实施例还提供了叠层封装半导体器件。
搜索关键词: 封装 结构 及其 形成 方法
【主权项】:
一种形成叠层封装结构的方法,包括:形成半导体器件,所述半导体器件包括由模塑材料围绕的半导体管芯,其中,所述半导体器件的接触金属件具有暴露的边缘;将所述半导体器件放入具有内壁和外壁的托盘内,其中,所述内壁位于所述半导体器件下面并且位于所述半导体器件的外边缘和所述半导体器件的凸块的外边缘之间;在所述半导体器件和所述托盘上沉积金属屏蔽层,其中,所述金属屏蔽层与所述接触金属件的所述暴露的边缘直接接触;以及将所述半导体器件与所述托盘分开。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710191262.4/,转载请声明来源钻瓜专利网。

同类专利
  • 封装结构的制作方法及封装结构-202210272339.1
  • 孟怀宇;沈亦晨;王宏杰 - 上海曦智科技有限公司
  • 2022-03-18 - 2023-10-17 - H01L21/98
  • 本发明提供了一种封装结构的制作方法及封装结构,其中,所述方法包括:提供半导体晶片,所述半导体晶片包括多个第一半导体芯片,该半导体晶片上的多个第一半导体芯片构成一个整体结构,针对每个所述第一半导体芯片,提供与该第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片,并将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在该第一半导体芯片的第一表面的非光耦合区上,所述至少一个裸硅片环绕光耦合区,实现了无塑封的3D芯片堆叠封装,在防止所述第一半导体芯片发生翘曲的同时,还对光耦合接口界面形成了保护。
  • 一种埋入式键合工艺三维集成方法-202011222378.8
  • 李仁雄;陈世杰;吴罚;唐昭焕;张斌 - 联合微电子中心有限责任公司
  • 2020-11-05 - 2023-06-09 - H01L21/98
  • 本公开涉及三维集成技术领域,尤其涉及一种芯片埋入式键合工艺三维集成方法:在载片上依次制造TSV通孔、PAD结构;所述载片与目标载片键合;在所述载片背面挖槽,凹槽深度小于待埋入芯片厚度,预固定所述埋入芯片,沉积介质层覆盖所述埋入芯片;进行芯片间的金属互联。本公开采用芯片埋入工艺,通过W2W的键合,键合效率大大提升,可实现同质、异质多芯片的三维集成,灵活性强。
  • 组合接合裸片对封装及相关方法-202180065588.7
  • K·K·柯比;B·K·施特雷特 - 美光科技公司
  • 2021-08-31 - 2023-06-06 - H01L21/98
  • 本发明涉及用于半导体装置的系统及方法,所述半导体装置具有:衬底,其具有接合垫;裸片对,其在所述接合垫上方呈堆叠配置且具有具氧化物层的第一裸片、具附接到第一氧化物层的氧化物层的第二裸片及电耦合所述裸片的导电接合。互连件延伸于所述接合垫与所述裸片对之间,从而将裸片对电耦合到所述衬底。所述装置可包含第二裸片对,其:(1)运用次级互连件电耦合到第一裸片对;及(2)运用延伸穿过所述第一裸片对的穿硅通孔电耦合到所述衬底。裸片对的顶部裸片可为用于对堆叠的顶部处的厚裸片。可通过将第一硅晶片的裸片匹配到第二硅晶片的裸片、组合接合所述晶片及切割所述裸片对而产生对。
  • 形成超高密度嵌入式半导体管芯封装的半导体器件和方法-201910119498.6
  • 林诗轩;陈泽忠;萧永宽;方金明;潘弈豪;廖俊和 - 长电集成电路(绍兴)有限公司
  • 2014-03-06 - 2023-05-09 - H01L21/98
  • 本发明涉及形成超高密度嵌入式半导体管芯封装的半导体器件和方法。半导体器件具有多个半导体管芯。第一预制绝缘膜被布置在半导体管芯上。在第一预制绝缘膜上形成导电层。在半导体管芯和第一预制绝缘膜上形成互连结构。在半导体管芯上层压第一预制绝缘膜。第一预制绝缘膜包括玻璃布料、玻璃纤维或玻璃填料。半导体管芯被嵌入第一预制绝缘膜内,其中第一预制绝缘膜覆盖半导体管芯的第一表面和侧表面。互连结构被形成在与第一表面相对的半导体管芯的第二表面上。在半导体管芯上布置第一预制绝缘膜之后,去除第一预制绝缘膜的一部分。在第一预制绝缘膜上布置第二预制绝缘膜。
  • 具有垂直晶体管的存储器器件及其形成方法-202180003356.9
  • 朱宏斌;刘威;王言虹 - 长江存储科技有限责任公司
  • 2021-08-31 - 2023-05-05 - H01L21/98
  • 在某些方面中,一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构、第三半导体结构、在第一半导体结构与第二半导体结构之间的第一键合界面、以及在第二半导体结构与第三半导体结构之间的第二键合界面。第一半导体结构包括外围电路。第二半导体结构包括存储器单元的第一阵列。第三半导体结构包括存储器单元的第二阵列。第一阵列和第二阵列中的存储器单元中的每一个存储器单元包括在第一方向上延伸的垂直晶体管和耦合到垂直晶体管的存储单元。存储器单元的第一阵列经过第一键合界面耦合到外围电路。存储器单元的第二阵列经过第一键合界面和第二键合界面耦合到外围电路。
  • 灯串的制作方法以及灯串-202011060149.0
  • 赵海洪 - 江西橙子光电科技有限公司
  • 2020-09-30 - 2023-05-02 - H01L21/98
  • 本发明提供一种灯串的制作方法,包括提供A型发光芯片和B型发光芯片;将A型发光芯片和B型发光芯片依次交替布置并且布置四条间隔并基本沿着芯片布置方向延伸的引线;切断连接相邻的上游A型发光芯片的第一信号输入焊盘和下游B型发光芯片的第二信号输出焊盘的引线、以及切断连接相邻的上游B型发光芯片的第二信号输入焊盘和下游A型发光芯片的第一信号输出焊盘的引线。本发明能够提高带信号传输功能的灯串的制作效率。
  • 倒装芯片微LED及盒布置-202180032842.3
  • 格拉姆雷扎·查济 - 维耶尔公司
  • 2021-04-14 - 2022-12-16 - H01L21/98
  • 本发明涉及用于RGB垫的无干扰盒图案化。本公开进一步涉及通过图案化或填充在供体衬底中布置微装置,使得不存在与非接收垫的干扰并且最大化所述供体衬底中的无干扰区。这使得能够借助较少步骤将微装置转印到接收器衬底。
  • 传感器制作方法和传感器-202010215690.8
  • 邱文瑞;王德信;刘兵 - 青岛歌尔智能传感器有限公司
  • 2020-03-24 - 2022-11-22 - H01L21/98
  • 本发明公开了一种传感器制作方法和传感器,所述制作方法包括:在基板的上表面设置第一介质层,在所述基板的下表面设置第二介质层;设置贯穿所述基板、所述第一介质层和所述第二介质层的通孔;去除所述第一介质层,在所述基板的上表面对应所述通孔位置设置防水透气膜;在所述基板的上表面设置第三介质层,去除所述通孔位置对应的所述第三介质层。本发明能够有效避免防水透气膜脱落,保证传感器的防水效果。
  • 一种集成电路SIP封装结构-202220717426.9
  • 周颖;邵勇;张效;邵天 - 和鑫电子科技(江苏)有限公司
  • 2022-03-29 - 2022-11-04 - H01L21/98
  • 本实用新型公开了一种集成电路SIP封装结构,包括基座以及固定板,固定板放置于基座上表面,固定板上表面中间位置设有转动座,转动座上方设有转动板,转动板上表面中间位置安装有放置板,放置板外部两侧分别设有两组固定组件,两组固定组件分别位于转动板上表面两侧,转动板下表面分别设有支撑组件以及转动组件,基座内部下端设有辅助固定组件;实际进行使用时,通过转动组件以及两组支撑组件的配合使用,可带动转动板进行转动,从而得以带动固定在转动板上方的封装件进行转动,以便于对封装件的不同位置进行焊接工作,通过放置板以及两组固定组件间的配合使用,可将待焊接的封装件平稳的固定在转动板上方,从而得以稳定进行焊接工作。
  • 半导体装置及其制造方法-202110442227.1
  • 罗翊仁;丘世仰;张庆弘;施江林 - 南亚科技股份有限公司
  • 2021-04-23 - 2022-09-20 - H01L21/98
  • 本发明提供一种半导体装置的制造方法,包括接合第二装置晶圆至第一装置晶圆,以使包括介电质对介电质接合接口和金属对金属接合接口的第一接合接口形成于所述第一装置晶圆及所述第二装置晶圆之间,其中所述第二装置晶圆电性耦合至所述第一装置晶圆,且所述第一装置晶圆与第二装置晶圆为相同类型的装置晶圆。本发明也提供一种半导体装置。
  • 集成电路的封装件及其形成方法-202010397863.2
  • 吴志伟;郭立中;王卜;施应庆;卢思维;叶宫辰 - 台湾积体电路制造股份有限公司
  • 2020-05-12 - 2022-09-20 - H01L21/98
  • 本申请的实施例提供了集成电路的封装件以及形成封装件的方法,方法包括:将第二封装元件接合至第一封装元件,将第三封装元件接合至第一封装元件,将伪管芯附接至第一封装元件,将第二封装元件、第三封装元件和伪管芯包封在密封剂中,并且执行平坦化工艺以使第二封装元件的顶面与密封剂的顶面齐平。在平坦化工艺之后,密封剂的上部与伪管芯重叠。锯切穿过伪管芯以将伪管芯分离为第一伪管芯部分和第二伪管芯部分。密封剂的上部被锯切穿过。
  • 半导体器件及其形成方法-202010242219.8
  • 余振华;郭鸿毅;刘重希;蔡豪益;谢政杰;于宗源 - 台湾积体电路制造股份有限公司
  • 2020-03-31 - 2022-08-05 - H01L21/98
  • 公开了封装的半导体器件及其形成方法,该封装的半导体器件包括附接至再分布结构的第一管芯、附接至第一管芯的第二管芯以及围绕第一管芯和第二管芯的模塑料。在实施例中,方法包括在第一再分布结构上方形成电耦接至第一再分布结构的第一导电柱;将第一管芯附接至第一再分布结构,第一管芯包括第二导电柱;在邻近第二导电柱的位置将第二管芯附接至第一管芯;用密封剂密封第一导电柱、第一管芯和第二管芯;在密封剂、第一导电柱、第一管芯和第二管芯上方形成第二再分布结构;并且将第三管芯接合至第一再分布结构。
  • 集成电路封装件的形成方法-202210348276.3
  • 吴逸文;郭宏瑞;何明哲 - 台湾积体电路制造股份有限公司
  • 2018-06-28 - 2022-07-01 - H01L21/98
  • 本发明的实施例提供了集成电路封装件的形成方法。该方法包括:在载体上形成第一绝缘层;在所述第一绝缘层上方形成第一再分布层(RDL);在所述第一绝缘层和所述第一再分布层上方形成第二绝缘层;在所述第二绝缘层上方形成第二再分布层;将集成电路管芯的第一面附接到所述第二绝缘层;在所述集成电路管芯上方和周围形成第三绝缘层;在所述第三绝缘层中同时形成导电通孔和第三再分布层;以及去除所述载体以暴露所述第一绝缘层。
  • 形成管芯堆叠件的方法及集成电路结构-202010250523.7
  • 余振华;蔡仲豪;王垂堂 - 台湾积体电路制造股份有限公司
  • 2020-04-01 - 2022-06-28 - H01L21/98
  • 方法包括减薄器件管芯的半导体衬底,以露出延伸至半导体衬底中的衬底通孔;以及形成第一再分布结构,形成第一再分布结构包括在半导体衬底上方形成第一多个介电层,以及在第一多个介电层中形成第一多个再分布线。第一多个再分布线电连接至衬底通孔。该方法还包括将第一存储器管芯放置在第一再分布结构上方,以及在第一再分布结构上方形成第一多个金属柱。第一多个金属柱电连接至第一多个再分布线。将第一存储器管芯密封在第一密封剂中。在第一多个金属柱和第一存储器管芯上方形成电连接至第一多个金属柱和第一存储器管芯的第二多个再分布线。本发明的实施例还涉及形成管芯堆叠件的方法及集成电路结构。
  • 一种多芯片封装及其制造方法-202010616944.7
  • 侯新飞 - 中山市优帝智能科技有限公司
  • 2020-07-01 - 2022-06-07 - H01L21/98
  • 本发明提供了一种多芯片封装及其制造方法。本发明的多芯片封装利用在倾斜的侧面形成通孔电连接至芯片的有源区,可以实现短路径的电连接至衬底基板,且可以实现小型化封装,节省横向空间;并且每个芯片的另一侧面可以实现芯片与芯片的灵活互连,保证多芯片封装的灵活性和高集成度。
  • 显示装置的制造方法及显示装置-202010722275.1
  • 杨轩;张逵;王广;林建宏;颜家煌 - 重庆康佳光电技术研究院有限公司
  • 2020-07-24 - 2022-04-29 - H01L21/98
  • 本申请提供一种显示装置的制造方法,先提供一阵列基板,且所述阵列基板一侧设有多个用于容纳第一组焊盘的第一容纳槽、多个用于容纳第二组焊盘的第二容纳槽,以及多个用于容纳第三组焊盘的第三容纳槽;然后采用第一胶材和第二胶材先后填充所述第一容纳槽和所述第二容纳槽;再在所述第三容纳槽中设置第三发光器件;先后解胶所述第二胶材和所述第一胶材后在所述第二容纳槽和所述第一容纳槽中先后设置所述第二发光器件和所述第一发光器件。本方法通过所述第一胶材和所述第二胶材的逐步保护和解胶,使得不同的容纳槽能逐步露出,便于保证各发光器件的安装位置准确。本申请还涉及采用该方法制造的显示装置。
  • LED芯片的转移方法-202011063217.9
  • 林智远;闫晓林;谢相伟 - TCL科技集团股份有限公司
  • 2020-09-30 - 2022-04-12 - H01L21/98
  • 本申请涉及显示阵列技术领域,公开了一种LED芯片的转移方法,包括:提供基板,向基板放入混有LED芯片的溶液;加热以蒸发所述溶液,使所述LED芯片置于所述基板上,以完成所述转移,通过将混有LED芯片的溶液投入到设有间隔排布电极的基板上,溶液在基板上自由流动,带动LED芯片随机运动,当溶液蒸发后,LED芯片被沉淀在基板上,可以使得LED芯片能够在基本上接近均匀分布,且LED芯片的两个电极之间的间距大于基板上的任两个相邻电极之间的最小距离,并且有最大的概率两个LED电极的两个电极落在不同的电极上并且电接触,完成转移过程,整个制作工艺过程简单。
  • LED芯片的键合方法-202011066283.1
  • 林智远;谢相伟 - TCL科技集团股份有限公司
  • 2020-09-30 - 2022-04-12 - H01L21/98
  • 本申请涉及显示阵列技术领域,公开了一种LED芯片的键合方法,包括:通过溶液法将LED芯片转移到背板上,其中,所述溶液混有助焊剂或光刻胶;加热以蒸发所述溶液,使所述LED芯片置于所述背板上,得到键合后的LED芯片。通过溶液法将LED芯片转到背板上,溶液在基板上自由流动,带动LED芯片随机运动,当溶液蒸发后,LED芯片被随机沉淀在背板上与电极电接触;并且溶液中混有用于加强固定的助焊剂或光刻胶,当溶液蒸发后,固定胶将在两个芯片电极与基板电极之间形成固定电学及机械连接,从而加强LED芯片与背板电极之间电学接触和机械保护,同时整个制作工艺过程简单,成本低。
  • 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法-202011174060.7
  • 汤姝莉;赵国良;张健;薛亚慧;袁海;杨宇军;郝沄 - 西安微电子技术研究所
  • 2020-10-28 - 2022-04-12 - H01L21/98
  • 本发明一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法,所述方法包括步骤1,在硅转接板的倒装焊区域涂抹助焊剂,或用若干个倒装焊芯片蘸取助焊剂,将芯片焊球分别与硅转接板焊盘对位后贴片;步骤2,将初步形成的组件真空回流焊接,之后清洗进行倒装焊芯片的底部填充及硅转接板背面的植球,重复得若干个多芯片/硅转接板组件;步骤3,在管壳的倒装焊区域涂抹助焊剂,选取靠近中心位置和高度最高的倒装焊芯片表面作为拾取点,分别将组件与管壳对位后贴片;步骤4,将形成的模块真空回流焊接,清洗再进行硅转接板的底部填充,能够显著提高组装效率,提高倒装焊质量,兼容不同厚度、尺寸的倒装焊芯片组装,具有重要的社会效益和经济价值。
  • 一种半导体封装的制备方法-202010371287.4
  • 侯新飞 - 深圳芯闻科技有限公司
  • 2020-05-06 - 2022-02-11 - H01L21/98
  • 本发明提出的一种半导体封装的制备方法,包括以下步骤:在第一载板上设置第一半导体芯片,在所述第一半导体芯片的四周侧面形成多个第一沟槽,在所述第一沟槽中形成第一导电结构,在所述第一半导体芯片的所述第二表面上形成第一布线层,在所述第一半导体芯片上设置第二半导体芯片,在所述第二半导体芯片的四周侧面形成多个第二沟槽,在所述第二沟槽中形成第二导电结构,在所述第二半导体芯片的上表面上形成第二布线层,在所述第二半导体芯片上设置第三半导体芯片,接着形成封装胶层以覆盖所述第一、第二、第三半导体芯片,将所述第一半导体芯片安装在线路基板上。
  • 高吞吐量的缩微印刷工艺-202080044030.6
  • 戈尔拉玛瑞扎·恰吉 - 维耶尔公司
  • 2020-06-18 - 2022-02-01 - H01L21/98
  • 实施例公开在受体衬底上转移选定的微装置的方法。在一个实施例中,可以提供包含发光装置(LED)阵列的高分辨率显示器以辅助转移所述微装置。所述LED阵列可以选择性地通过使用光来释离层或固化接合层。显示器中的像素可以对应于一组选定的微装置而以预定义强度开启,以从供体衬底释离选定的微装置组。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top