[发明专利]半导体结构及其形成方法在审
| 申请号： | 202211465428.4 | 申请日： | 2022-11-22 |
| 公开（公告）号： | CN115763540A | 公开（公告）日： | 2023-03-07 |
| 发明（设计）人： | 许昭昭;钱文生 | 申请（专利权）人： | 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L29/36 | 分类号： | H01L29/36;H01L29/06;H01L21/336;H01L29/78;H01L23/522;H01L23/528 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李娟 |
| 地址： | 214028 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构及其形成方法，其中方法包括：在第一引出区内形成第一辅栅极结构；在有源区内，且在各主栅极结构周围的体区上形成源掺杂区；在形成源掺杂区之后，在第一辅栅极结构内形成第一凹槽，第一凹槽沿第二方向延伸，在相邻的主栅极结构之间的源掺杂区和体区内形成第二凹槽，第二凹槽沿第一方向延伸；向第一凹槽和第二凹槽下的外延层内注入第一掺杂离子，以在相邻的主栅极结构之间的体区底部以及第一辅栅结构底部形成第一注入区；在形成第一注入区之后，在第一凹槽内形成第一导电插塞和位于第一导电插塞上的第一导电层，在第二凹槽内形成第二导电插塞和位于第二导电插塞上的第二导电层，提高器件性能的同时，有利于节约制造成本。 | ||
| 搜索关键词： | 半导体 结构 及其 形成 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司，未经华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211465428.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体装置-201810648520.1
- 内藤达也 - 富士电机株式会社
- 2018-06-22 - 2023-10-24 - H01L29/36
- 本发明提供一种半导体装置，具备：形成在半导体基板的漂移区、在半导体基板的上表面延伸而设置的栅极沟槽部、分别与栅极沟槽部的一侧和另一侧邻接的第一台面部和第二台面部、在第一台面部中设置在漂移区的上方的积累区、在第一台面部中设置在积累区的上方的基区、在第一台面部中设置在基区与半导体基板的上表面之间的发射极区、在第二台面部中设置在漂移区的上方的中间区、以及在第二台面部的上表面设置在中间区的上方的接触区，栅极沟槽部具有栅极导电部，栅极导电部的底部在与第一台面部相对的一侧和与第二台面部相对的一侧分别具有第一台阶和第二台阶，中间区的至少一部分设置在台阶与栅极沟槽部的底部之间。
- 一种可降低VF的IGBT芯片及其制作方法-202311158549.9
- 彭贤春;刘坤;滕渊;刘杰 - 深圳芯能半导体技术有限公司
- 2023-09-08 - 2023-10-13 - H01L29/36
- 本发明提供了一种可降低VF的IGBT芯片及其制作方法，该IGBT芯片包括顶层金属层、N+发射极、P型体区、CS层、P型掺杂区、N‑Sub、N型场终止区以及P+集电极；其中，通过调节P型掺杂区和CS层浓度以降低芯片正向导通压降VF。本发明在栅极沟槽底部引入P型掺杂区，通过调节P型掺杂区浓度，不影响器件击穿电压下增加CS层浓度，减小器件VF，降低静态导通损耗，减小沟槽底部电场强度，提升了栅氧可靠性。
- 半导体结构及其形成方法-202110790428.0
- 李宗翰;廖君玮 - 长鑫存储技术有限公司
- 2021-07-13 - 2023-10-10 - H01L29/36
- 本发明实施例提供一种半导体结构及其形成方法，半导体结构包括：衬底；栅极结构，所述栅极结构位于所述衬底上；多个掺杂区，位于所述衬底内，且位于所述栅极结构的两侧；所述掺杂区包括第一掺杂区和第二掺杂区，所述第一掺杂区掺杂离子的浓度大于所述第二掺杂区掺杂离子的浓度；所述第一掺杂区远离所述栅极结构的侧壁；电接触层，所述电接触层与所述第一掺杂区远离所述栅极结构的侧壁相接触，且所述电接触层的顶面高于所述衬底的表面；介质层，所述介质层填充于所述电接触层和所述栅极结构之间。本发明实施例有利于提高半导体结构的性能。
- 用于激光溅射阻挡的硅掺杂-201911243106.3
- A·O·埃斯皮纳 - 美光科技公司
- 2019-12-06 - 2023-09-19 - H01L29/36
- 本申请案涉及用于激光溅射阻挡的硅掺杂。在一个实施例中，一种半导体装置包含硅层和具有多个半导体装置的电路层。经掺杂硅区形成于所述硅层的上面沉积有所述电路层的前侧上。所述经掺杂硅区定位于所述电路层下方。所述经掺杂硅区具有至少10
- 半导体器件、集成电路以及用于制作半导体器件的方法-202210142585.5
- 刘家甫;唐龙谷;高云斌;胡朗;王欣 - 华为数字能源技术有限公司
- 2022-02-16 - 2023-08-25 - H01L29/36
- 本申请提供一种半导体器件、集成电路以及用于制作半导体器件的方法。半导体器件包括半导体衬底。半导体衬底的一侧设置有半导体外延层。半导体外延层远离半导体衬底的一侧设置有金属层。半导体外延层远离半导体衬底的一侧具有掺杂区。金属层与掺杂区接触。掺杂区包括第一掺杂区和第二掺杂区。第一掺杂区设置于第二掺杂区靠近半导体衬底的一侧，且第一掺杂区包覆第二掺杂区。第二掺杂区包括沟槽，沟槽设置于半导体外延层远离半导体衬底的一侧表面。第一掺杂区与第二掺杂区均为P型掺杂区或N型掺杂区，且第二掺杂区的掺杂浓度大于第一掺杂区的掺杂浓度。第二掺杂区的掺杂浓度可以单独调节，从而可以改善欧姆接触特性，而不影响其他区域的表面状态。
- 微沟槽栅IGBT器件-202223372803.9
- 朱辉;潘恒;肖秀光 - 安徽瑞迪微电子有限公司
- 2022-12-15 - 2023-07-21 - H01L29/36
- 本实用新型公开了一种微沟槽栅IGBT器件，包括P+区域、源极掺杂区域和栅极，源极掺杂区域位于栅极的两侧，源极掺杂区域与P+区域分别位于接触孔的两侧。本实用新型的微沟槽栅IGBT器件，P+区域的引入能够极大的降低接触孔与肼区之间的P型接触电阻，给空穴电流提供了专有过流通道，P+区域的引入能够降低经过源极下方的空穴电流大小，提高器件的RBSOA能力。
- 一种半导体器件及其制备方法-202310139893.7
- 曹俊;戴竝盈;陆涵蔚 - 上海华虹宏力半导体制造有限公司
- 2023-02-21 - 2023-05-30 - H01L29/36
- 本发明提供了一种半导体器件及其制备方法，包括：衬底，所述衬底内具有若干浅沟槽隔离结构；若干第一掺杂区，位于所述衬底内，每个所述第一掺杂区的边缘与相邻的所述浅沟槽隔离结构的一侧重合，所述第一掺杂区的导电类型与所述衬底的导电类型相同，所述第一掺杂区的离子掺杂浓度大于所述衬底的离子掺杂浓度；介质层，覆盖所述浅沟槽隔离结构及所述衬底；若干插塞，位于所述介质层内，且每个所述插塞均覆盖相应的所述第一掺杂区及所述浅沟槽隔离结构的部分表面，所述第一掺杂区可以在所述衬底内形成一个较大的势垒，阻止所述插塞、所述衬底及所述浅沟槽隔离结构交界处的漏电流流入所述衬底内，进而避免漏电导致的器件失效。
- 载流子迁移率增强的金刚石场效应晶体管及其制备方法-202211599409.0
- 王玮;牛田林;梁月松;陈根强;方培杨;冯永昌;熊义承;王艳丰;林芳;张明辉;问峰;卜忍安;王宏兴;侯洵 - 西安交通大学
- 2022-12-12 - 2023-04-21 - H01L29/36
- 本发明公开了一种载流子迁移率增强的金刚石场效应晶体管及其制备方法，所述金刚石场效应晶体管包括：金刚石衬底上设置有单晶金刚石外延薄膜；单晶金刚石外延薄膜设置有第一重掺杂金刚石薄膜区域和第二重掺杂金刚石薄膜区域；在第一重掺杂金刚石薄膜区域、第二重掺杂金刚石薄膜区域以及二者之间的单晶金刚石外延薄膜表面设置有氢终端区域，在其余外延薄膜表面设置有氧终端区域；源电极和漏电极均设置于沟道区域上；源电极、漏电极以及二者之间的沟道区域上设置有栅介质层，栅电极设置在栅介质层和氧终端区域上。本发明在单晶金刚石薄膜中形成重掺杂金刚石薄膜，可提高空穴的迁移率。
- 半导体器件及其制造方法-202310093847.8
- 吴健;邬瑞彬 - 上海鼎泰匠芯科技有限公司
- 2023-02-02 - 2023-04-21 - H01L29/36
- 本申请涉及一种半导体器件及其制造方法，一种半导体器件包括衬底、埋层、第一阱区、第二阱区、第一电极引出区、基极引出区、第二电极引出区以及多个轻掺杂区。埋层形成于衬底内，第一阱区设于埋层的上表层，第二阱区设于埋层的上表层，且与第一阱区间隔设置；第一电极引出区和基极引出区均形成于第一阱区的上表层内，且彼此电隔离设置；第二电极引出区形成于第二阱区的上表层内，多个轻掺杂区包括第一轻掺杂区和第二轻掺杂区，第一轻掺杂区位于第一电极引出区和基极引出区之间，第二轻掺杂区位于基极引出区和第二电极引出区之间。其中，轻掺杂区的掺杂浓度小于第一阱区的掺杂浓度。可有效提高半导体器件的击穿电压，以满足用户的使用需求。
- 一种低漏电晶体管结构及其制作方法-202310166518.1
- 李照;侯斌;赵帆;杨晓文;程鹏刚;胡长青;姚军;刘威;黄山圃 - 西安微电子技术研究所
- 2023-02-24 - 2023-04-18 - H01L29/36
- 本发明提供一种低漏电晶体管结构及其制作方法，包括衬底和设置于衬底上的外延层，所述外延层内设置有基区，所述基区内部设置有发射区，发射区周围且位于基区上部区域，以及外延层靠近基区的顶部区域设置有浓基区；所述浓基区和基区共同构成的边界为阶梯状结构。本申请通过设置浓基区，能够降低基区的表面反型，避免了表面漏电通道的形成，同时，浓基区能够增大主结区的整体斜率半径，抑制了主结边缘的电场集中，从而进一步减小了主结边缘处的漏电产生，最后，本申请能够在基本不改变芯片面积的情况下，可显著降低晶体管的反向漏电流，提升芯片性能。
- 薄膜晶体管、显示面板及薄膜晶体管的制备方法-202211506816.2
- 陈发祥;刘雪;王德坚;马应海;邢汝博;李俊峰 - 云谷（固安）科技有限公司
- 2022-11-29 - 2023-04-07 - H01L29/36
- 本申请实施例提供一种薄膜晶体管、显示面板及薄膜晶体管的制备方法，薄膜晶体管包括：基底；有源层，形成于基底上；栅极绝缘层，位于有源层背离基底的一侧；栅电极，位于栅极绝缘层背离有源层的一侧，其中，在由栅极绝缘层至基底的方向上，至少部分区域的有源层的注入离子浓度具有减小的趋势，且栅极绝缘层的注入离子浓度小于有源层的注入离子浓度。本申请能够改善有薄膜晶体管驱动迟滞导致的显示残影问题。
- 一种快恢复二极管芯片及其制备方法-202211470523.3
- 李浩;马文力;杨梦凡 - 扬州国宇电子有限公司
- 2022-11-23 - 2023-04-07 - H01L29/36
- 本发明公开了半导体功率器件技术领域内的一种快恢复二极管芯片及其制备方法。该芯片包括：N型硅衬底；N型外延层，N型外延层设置于N型硅衬底上方；P型外延层，P型外延层设置于N型外延层上方，P型外延层从下至上依次由P型外延层一、高缺陷薄层和P型外延层二组成，高缺陷薄层包括P型掺杂和N型掺杂；其中，N型硅衬底、N型外延层、P型外延层中均掺杂有铂杂质，铂杂质在高缺陷薄层处富集。由于缺陷处结合能较低，铂杂质会更多地富集在高缺陷薄层附近，导致铂杂质在轴向的非均匀分布，从而使得该二极管芯片具有更小的正向导通压降和更小的反向恢复电流。
- 逆导型IGBT器件及其形成方法-202211491918.1
- 陈思彤;潘嘉;杨继业 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2022-11-25 - 2023-03-31 - H01L29/36
- 本申请公开了一种逆导型IGBT器件及其形成方法，该器件包括：衬底，衬底中形成有第一栅极和第二栅极，衬底表面，以及第一栅极、第二栅极和衬底之间形成有栅介质层；衬底的正面至第一深度形成有第一掺杂区，衬底的正面至第二深度形成有第一重掺杂区，第二重掺杂区中形成有第三重掺杂区和第四重掺杂区，衬底的背面至第三深度形成有第二掺杂区，衬底的背面至第四深度形成有第二重掺杂区，第二深度小于第一深度，第四深度小于第三深度；第一栅极和第二栅极之间的衬底中形成有柱形掺杂区，柱形掺杂区的底部低于第一栅极和第二栅极的底部，柱形掺杂区的顶部低于第一栅极和所述第二栅极的顶部。
- 一种P型场效应晶体管及其制作方法-202211641097.5
- 徐伟天 - 上海集成电路装备材料产业创新中心有限公司
- 2022-12-20 - 2023-03-28 - H01L29/36
- 本申请涉及半导体制作领域，公开了一种P型场效应晶体管及其制作方法，包括步骤S1：在衬底上对应源区、漏区的凹槽中生长掺杂锗的主体层；步骤S2：根据预设盖帽层厚度在主体层上表面生长盖帽层，得到当前制作的P型场效应晶体管；预设盖帽层厚度为主体层厚度的28％～40％；步骤S3：获得盖帽层的实际生长厚度；步骤S4：根据实际生长厚度和预设经验模型，确定制作下一批P型场效应晶体管的主体层的锗掺杂浓度，并进入步骤S1；预设经验模型为主体层允许临界厚度与锗掺杂浓度的模型。通过增加盖帽层厚度，在主体层允许临界厚度下，增大主体层掺杂浓度，进而提升电性能。由当前生长的盖帽层厚度优化下一批掺杂浓度，增加工艺控制稳定性。
- IGBT器件及其制作方法-202211491920.9
- 陈思彤;潘嘉;杨继业 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2022-11-25 - 2023-03-14 - H01L29/36
- 本申请公开了一种IGBT器件及其制作方法，该器件包括：衬底，衬底中形成有第一栅极和第二栅极，衬底表面，以及第一栅极、第二栅极和衬底之间形成有栅介质层；衬底的正面至第一深度形成有第一掺杂区，衬底的正面至第二深度形成有第一重掺杂区，衬底的背面至第三深度形成有第二掺杂区，衬底的背面至第四深度形成有第二重掺杂区，第二深度小于第一深度，第四深度小于第三深度；第一栅极和第二栅极之间形成柱形掺杂区，柱形掺杂区的底部低于第一栅极和第二栅极的底部，柱形掺杂区的顶部低于第一栅极和所述第二栅极的顶部。本申请通过在IGBT器件的第一栅极和第二栅极之间下方的台面区域形成柱形掺杂区，从而将漂移区电场转变为沿垂直方向的近均匀分布，提高了器件的电学性能。
- 一种平面肖特基二极管及其制备方法-202211646174.6
- 周兵兵;周炳 - 德兴市意发功率半导体有限公司
- 2022-12-21 - 2023-03-10 - H01L29/36
- 本发明公开了一种平面肖特基二极管及其制备方法，该平面肖特基二极管包括表面金属、SiO
- 半导体结构及其形成方法-202211465428.4
- 许昭昭;钱文生 - 华虹半导体（无锡）有限公司;上海华虹宏力半导体制造有限公司
- 2022-11-22 - 2023-03-07 - H01L29/36
- 一种半导体结构及其形成方法，其中方法包括：在第一引出区内形成第一辅栅极结构；在有源区内，且在各主栅极结构周围的体区上形成源掺杂区；在形成源掺杂区之后，在第一辅栅极结构内形成第一凹槽，第一凹槽沿第二方向延伸，在相邻的主栅极结构之间的源掺杂区和体区内形成第二凹槽，第二凹槽沿第一方向延伸；向第一凹槽和第二凹槽下的外延层内注入第一掺杂离子，以在相邻的主栅极结构之间的体区底部以及第一辅栅结构底部形成第一注入区；在形成第一注入区之后，在第一凹槽内形成第一导电插塞和位于第一导电插塞上的第一导电层，在第二凹槽内形成第二导电插塞和位于第二导电插塞上的第二导电层，提高器件性能的同时，有利于节约制造成本。
- 半导体芯片的制造方法及半导体芯片-202211554015.3
- 张海雷;钟庆 - 国创重芯科技（深圳）有限公司
- 2022-12-06 - 2023-03-07 - H01L29/36
- 本发明公开了半导体芯片的制造方法，包括如下步骤：在半导体基片上生长硬掩模介质层，所述半导体基片包括浓掺杂的衬底和轻掺杂的外延层，衬底和外延层的掺杂类型为N型；以硬掩模介质层为阻挡层，采用光刻、刻蚀工艺，在半导体基片上形成沟槽；去除所述硬掩模介质层，生长第一氧化硅、氮化硅以及第二氧化硅；采用化学机械研磨工艺，去除高出所述氮化硅上表面的第二氧化硅，保留所述沟槽中的第二氧化硅；采用离子注入、退火工艺，在所述外延层之中形成第一P型掺杂区和第二P型掺杂区；本发明提供半导体芯片，本发明公开的半导体芯片的制造方法及半导体芯片具有EAS特性和阈值电压更稳定等优点。
- 晶片及晶片的制造方法-202210227625.6
- 曹正翰;吴翰宗 - 环球晶圆股份有限公司
- 2022-03-08 - 2023-01-13 - H01L29/36
- 本发明提供一种晶片及晶片的制造方法。晶片包括半导体衬底。半导体衬底包括：多个第一掺杂区以及多个第二掺杂区。第一掺杂区以及第二掺杂区位于半导体衬底的第一面。第二掺杂区接触第一掺杂区。第一掺杂区与第二掺杂区交替排列。第一掺杂区以及第二掺杂区皆包含多个N型掺子。各个第一掺杂区中的N型掺子的掺杂浓度不大于各个第二掺杂区中的N型掺子的掺杂浓度。
- 一种具有捕获结构的复合衬底及其制备方法及电子元器件-202210392175.6
- 李真宇;杨超;胡文;孔霞;刘亚明;韩智勇 - 济南晶正电子科技有限公司
- 2022-04-15 - 2022-08-09 - H01L29/36
- 本申请提供一种具有捕获结构的复合衬底及其制备方法及电子元器件，本申请提供的技术方案属于半导体器件领域，所述复合衬底包括依次设置的衬底基板、缺陷层、绝缘层和有源层，在所述衬底基板与所述缺陷层之间具有包括负电荷活性中心的捕获结构，所述捕获结构中的负电荷活动中心能够吸附缺陷层中的金属阳离子，从而抑制PSC。
- 半导体外延结构及其制备方法和半导体器件-202011321564.7
- 张晖;李仕强;钱洪途 - 苏州能讯高能半导体有限公司
- 2020-11-23 - 2022-05-24 - H01L29/36
- 本发明的实施例提供了一种半导体外延结构及其制备方法和半导体器件，涉及微电子技术领域，半导体外延结构通过在成核层中掺杂硅原子，同时硅原子的初始掺杂浓度与成核层的上表面和沟道层的上表面之间的距离负相关，而硅原子在成核层中通常以施主的形式存在，会释放一个电子，因此在成核层中掺杂适量的硅原子即提供适量的电子后，原先处于半填充状态的能级会优先捕获这些电子而变成全填充或者接近全填充的状态，这样便可大大减少处于半填充状态的能级，进而减少这些能级对器件电子的捕获，便可以增强器件性能同时增加器件的可靠性。同时，通过对硅原子的掺杂浓度的限定，使得硅原子的掺杂不会影响器件的耐压性能。
- 半导体外延结构及其制备方法和半导体器件-202011321652.7
- 张晖;李仕强;钱洪途 - 苏州能讯高能半导体有限公司
- 2020-11-23 - 2022-05-24 - H01L29/36
- 本发明的实施例提供了半导体外延结构及其制备方法和半导体器件，涉及微电子技术领域，该半导体外延结构通过在缓冲层中掺杂硅元素，且硅元素的初始掺杂浓度与缓冲层的厚度负相关，Si在缓冲层中通常以施主的形式存在，会释放一个电子，因此在缓冲层中掺杂适量的Si即提供适量的电子后，原先处于半填充状态的能级会优先捕获这些电子而变成全填充或者接近全填充的状态，这些便可大大减少处于半填充状态的能级，进而减少这些能级对器件电子的捕获，便可以增强器件性能同时增加器件的可靠性。同时通过对掺杂浓度进行限定，使得掺杂浓度与缓冲层的厚度负相关，避免了硅掺杂影响缓冲层的高阻值性能。
- 存储装置、凹陷沟道阵列晶体管及其制备方法-201910598466.9
- 刘志拯 - 长鑫存储技术有限公司
- 2019-07-04 - 2022-03-29 - H01L29/36
- 本公开提供了一种存储装置、凹陷沟道阵列晶体管及其制备方法，属于存储技术领域。该凹陷沟道阵列晶体管的制备方法包括：形成依次层叠的基底、第一半导体层、第二半导体层和第三半导体层；在第一半导体层中注入第一离子；在第二半导体层中注入与第一离子类型相同的第二离子，且注入剂量大于第二离子；形成开口于第三半导体层且延伸至第一半导体层的凹槽通道；通过凹槽通道的底部注入与第一离子类型相反的第三离子；第一离子的注入剂量与第二离子的差值，小于第三离子的注入剂量；形成栅极绝缘层和栅极；在第三半导体层中注入与第二离子类型相反的第四离子。该凹陷沟道阵列晶体管的制备方法能够提高凹陷沟道阵列晶体管的阈值电压的均一性。
- 半导体装置和半导体装置的制造方法-202080026129.3
- 阿形泰典 - 富士电机株式会社
- 2020-09-08 - 2021-11-26 - H01L29/36
- 提供一种半导体装置，其具备具有上表面和下表面的半导体基板，半导体基板的深度方向上的氢化学浓度分布具有第一氢浓度峰以及配置于比第一氢浓度峰更靠半导体基板的下表面侧的位置的第二氢浓度峰，第一氢浓度峰和第二氢浓度峰之间的中间施主浓度与第一氢浓度峰和半导体基板的上表面之间的上表面侧施主浓度以及第二氢浓度峰和半导体基板的下表面之间的下表面侧施主浓度都不同。中间施主浓度可以比上表面侧施主浓度和下表面侧施主浓度都高。
- 半导体装置和半导体装置的制造方法-202080024662.6
- 阿形泰典;吉村尚;泷下博;目黑美佐稀;根本道生;安喰彻;小野泽勇一 - 富士电机株式会社
- 2020-09-15 - 2021-11-09 - H01L29/36
- 本发明提供一种半导体装置，其具备具有上表面和下表面并包含体施主的半导体基板，半导体基板的深度方向上的氢化学浓度分布除了设置有局部的氢浓度峰的部分以外，从下表面到上表面为止是平坦的且单调地增加或单调地减小，半导体基板的施主浓度遍及从上表面到下表面为止的整个半导体基板而高于体施主浓度。可以以在深度方向上贯穿半导体基板的方式从半导体基板的上表面或下表面照射氢离子。
- 半导体装置及其制造方法-201710320448.5
- 林文新;林鑫成;吴政璁;胡钰豪 - 世界先进积体电路股份有限公司
- 2017-05-09 - 2021-09-03 - H01L29/36
- 本发明提出了一种半导体装置及其制造方法，其半导体装置包括一半导体基底、一第一阱、一第二阱、一第一掺杂区、一第二掺杂区、一第三掺杂区以及一第四掺杂区。半导体基底具有一第一导电型。第一阱形成于半导体基底中，并具有一第二导电型。第一阱具有一第一区域以及一第二区域。第一区域的掺杂浓度高于第二区域的掺杂浓度。第二阱具有第一导电型，并形成于第一区域之中。第一掺杂区具有第二导电型，并形成于第一区域之中。第二导电型不同于第一导电型。第二掺杂区具有第一导电型，并形成于第二阱之中。第三掺杂区具有第一导电型，并形成于第二区域之中。第四掺杂区具有第二导电型，并形成于第一区域之中。
- 包括源极/漏极掺杂剂扩散阻挡超晶格以减小接触电阻的半导体器件和相关方法-201980085360.7
- 武内英树;D·康奈利;M·海塔;R·伯顿;R·J·米尔斯 - 阿托梅拉公司
- 2019-11-13 - 2021-08-06 - H01L29/36
- 半导体器件(100)可包括半导体层(101)，在半导体层中的间隔开的源极和漏极区域(102,103)与在它们之间延伸的沟道区域(130)，和将源极和漏极区域中的至少一个分成下部区域(104,106)和上部区域(105,107)的至少一个掺杂剂扩散阻挡超晶格(125)，其中上部区域具有与下部区域相同的传导率和比下部区域高的掺杂剂浓度。至少一个掺杂剂扩散阻挡超晶格包含多个堆叠的层组，其中每个层组包含限定了基础半导体部分的多个堆叠的基础半导体单层，和被约束在相邻的基础半导体部分的晶体晶格内的至少一个非半导体单层。半导体器件还可包括在沟道区域上的栅极(109,110)。
- 半导体装置及其形成方法-201710310685.3
- 林鑫成;胡钰豪;林文新;吴政璁;马洛宜·库马 - 世界先进积体电路股份有限公司
- 2017-05-05 - 2021-06-04 - H01L29/36
- 本发明提出一种半导体装置及其形成方法，其中半导体装置包含具有第一导电类型的半导体基底，以及设置于半导体基底内的第一阱，其中第一阱具有与第一导电类型相反的第二导电类型。半导体装置也包含设置于半导体基底内和第一阱下的埋置层，其中埋置层具有第一导电类型且接触第一阱。半导体装置更包含设置于半导体基底上的源极电极、漏极电极和栅极结构，其中栅极结构位于源极电极和漏极电极之间。
- 一种新型键合硅片及其制备方法-202010219325.4
- 杨朔 - 上海安微电子有限公司
- 2020-05-12 - 2020-06-23 - H01L29/36
- 本发明的主要目的为提供一种新型键合硅片及其制备方法，此方法采用衬底硅片和浅结扩散硅片键合替代成本高的外延片或深结扩散片，降低成本。制造过程采用对有源区硅片先进行扩散，再直接键合衬底硅片作为支撑，减少高低浓度过渡区，如图结构，硅片由高浓度衬底片10和扩散硅片30两部分直接键合而成，键合区20厚度小于2nm，扩散片30分为高浓扩散区31，过渡区32，低浓度有源区33组成。此种硅片可广泛用于垂直导通的半导体器件，降低成本，又保证低正向压降。
- 一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法-201710425211.3
- 唐昭焕;肖添;杨永晖;谭开洲 - 重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
- 2017-06-07 - 2020-04-28 - H01L29/36
- 本发明公开了一种用于功率MOSFET器件的变掺杂半导体材料片及其制造方法，其特征在于：包括第一导电类型高掺杂衬底、第一导电类型低掺杂第一外延层、第一导电类型中掺杂层和第一导电类型低掺杂第二外延层。所述第一导电类型中掺杂层位于第一导电类型低掺杂第二外延层与第一导电类型低掺杂第一外延层之间。所述第一导电类型中掺杂层部分嵌入第一导电类型低掺杂第一外延层与第一导电类型低掺杂第二外延层内。本发明不仅降低了寄生三极管集电区电阻，提高了功率MOSFET抗单粒子烧毁的能力，使用该材料制作的功率MOSFET常态参数基本保持不变，还可用于60V以上功率MOSFET的制造领域，具有应用范围宽、工艺实现简单、工艺重复性好的优点。
- 专利分类
