钻瓜专利网为您找到相关结果
6090 个，建议您
升级VIP 下载更多相关专利
[发明专利] 一种增加JFET区源极接触的井式槽VDMOSFET结构 -CN202311165022.9 在审
发明人：
许一力
- 专利权人：
杭州谱析光晶半导体科技有限公司
申请日：
2023-09-11
-
公布日：
2023-10-27
-
主分类号：
H01L29/06 文献下载
摘要： 本发明公开一种增加JFET区源极接触的井式槽VDMOSFET结构，包括碳化硅外延层，包括在定义单位范围内形成互相并联的六边形元胞1，JFET区上方顶端具有肖特基结，肖特基结上方多晶硅(G极)断裂，使G极与D极正对面积减小，肖特基结上方淀积有金属1，使得在将JFET区的多晶硅栅分开，降低了器件的Crss、Ciss、Coss、Qg、Eon、Eoff等一系列电学参数值，使器件性能更加优异，将传统体二极管从PN结二极管变成了具有抗浪涌电流功能的肖特基二极管，可以大幅度降低碳化硅MOSFET器件的体二极管的开启电压，从而降低体二极管正向压降，碳化硅外延层表面还刻蚀形成有一井式槽，井式槽开口向上并贯穿N‑SOURCE区下方并深入至Pwell区内，井式槽内淀积有金属2，另外采用六边形元胞与井式槽双重减小元胞尺寸，从提升器件电流密度，并且刻蚀难度低，低端无尖端电场集中，器件稳定性较高。一种 增加 jfet 区源极 接触 井式槽 vdmosfet 结构
[发明专利] 半导体装置和半导体装置的制造方法 -CN201810102265.0 有效
发明人：
山口一哉
- 专利权人：
富士电机株式会社
申请日：
2018-02-01
-
公布日：
2023-10-27
-
主分类号：
H01L29/06 文献下载
摘要： 本发明提供适用于沟槽栅极和沟槽接触孔并且能够实现高耐压/低导通电阻，提高雪崩耐量的半导体装置和半导体装置的制造方法。半导体装置具备：第一导电型的半导体基板(1)；第一导电型的n型漂移层(50)；第二导电型的第一半导体层(7)。另外，半导体装置具有供主电流流通的活性区域(20)，活性区域具有从第一半导体层的表面到达n型漂移层的沟槽(51)、在沟槽的内部隔着栅极绝缘膜(5)设置的栅电极(6)。另外，半导体装置具有包围活性区域的周围的终端区域(30)，终端区域具有与连接于栅电极的栅极金属(17)接触的栅极接触孔(C)。终端区域具有与第一半导体层连接并且延伸到栅极接触孔的底部的第二导电型的第一半导体区域(12)。半导体 装置 制造 方法
[发明专利] 半导体装置 -CN201810650900.9 有效
发明人：
内藤达也
- 专利权人：
富士电机株式会社
申请日：
2018-06-22
-
公布日：
2023-10-27
-
主分类号：
H01L29/06 文献下载
摘要： 本发明提供一种半导体装置，具备：形成于半导体基板的漂移区；以沿着预先设定的延伸方向延伸的方式设置在半导体基板的上表面的栅极沟槽部；分别与栅极沟槽部的一个侧壁及另一个侧壁邻接的第一台面部及第二台面部；以与栅极沟槽部邻接的方式设置在漂移区的上方，并且掺杂浓度比漂移区的掺杂浓度高的蓄积区；以与栅极沟槽部邻接的方式设置在蓄积区的上方的基极区；在第一台面部中设置于半导体基板的上表面，与栅极沟槽部的一个侧壁邻接，并且掺杂浓度比漂移区的掺杂浓度高的发射极区；在第二台面部设置有第二导电型的浮置区域，所述第二导电型的浮置区域与栅极沟槽部分离，在基极区的下方电浮置。半导体 装置
[发明专利] 一种碳化硅U槽VDMOSFET结构 -CN202311086677.7 在审
发明人：
许一力
- 专利权人：
杭州谱析光晶半导体科技有限公司
申请日：
2023-08-28
-
公布日：
2023-10-24
-
主分类号：
H01L29/06 文献下载
摘要： 本发明公开一种碳化硅U槽VDMOSFET结构，包括至少两个相邻并联的U槽VDMOSFET元胞，其特征在于，所述U槽VDMOSFET元胞内刻蚀有一U槽，所述U槽VDMOSFET元胞包括碳化硅外延(D极)、离子刻蚀在所述碳化硅外延(D极)表面的Pwell区以及离子刻蚀在所述Pwell区表面的N‑SOURCE区，所述U槽开口向上并贯穿所述N‑SOURCE区，U槽两侧壁平行或非平行或不规则曲线状，所述U槽内淀积有S极金属，使得S极金属依然能够与N‑SOURCE区及Pwell区同时形成欧姆接触，从而实现相较于传统VDMOSFET，U槽VDMOSFET结构具有同V槽VDMOSFEET相同的尺寸优势。相较于V槽VDMOSFET，U槽VDMOSFEET结构能够极大限度的避免V槽可能产生的电场集中效应。一种 碳化硅 vdmosfet 结构
