专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果13个,建议您升级VIP下载更多相关专利
  • [发明专利]一种半导体器件及其制造方法-CN201810996433.5有效
  • 钱洪途 - 苏州能讯高能半导体有限公司
  • 2018-08-29 - 2022-09-06 - H01L29/778
  • 本发明实施例公开了一种半导体器件及其制造方法,该半导体器件包括:衬底、形成在衬底上的外延多层结构、以及形成在外延多层结构上的栅极结构,栅极结构嵌置于外延多层结构内,外延多层结构包括氮化镓沟道层,栅极结构包括栅极沟道层和栅极势垒层,栅极沟道层的面向衬底的第一表面至少延伸至氮化镓沟道层内。本发明实现了对半导体器件的阈值电压的精确控制,降低导通电阻,提高了阈值电压均匀性和电子迁移率。
  • 一种半导体器件及其制造方法
  • [发明专利]半导体器件及其制造方法-CN201811647738.1有效
  • 钱洪途 - 苏州能讯高能半导体有限公司
  • 2018-12-29 - 2022-08-09 - H01L29/778
  • 本发明提供了一种半导体器件及其制造方法,涉及微电子技术领域。半导体器件包括衬底、半导体层、源极、漏极和栅极结构,半导体层制作于衬底,源极、漏极和栅极结构制作于半导体层远离衬底的一侧,半导体层包括势垒层,势垒层通过设置凹槽,基于凹槽制作栅极结构中的栅极介质层,并将栅极介质层的厚度设计为大于根据栅极介质层的介电常数、势垒层的介电常数以及凹槽的深度计算得到的预设值。如此,使设置于所述栅极介质层的栅极金属层与沟道层之间的电容降低,从而使阈值电压不变,使转移跨导曲线平坦化,从而改善高电子迁移率晶体管器件的线性度。
  • 半导体器件及其制造方法
  • [发明专利]一种半导体器件及其制造方法-CN201810997638.5有效
  • 裴轶;钱洪途;吴星星 - 苏州能讯高能半导体有限公司
  • 2018-08-29 - 2022-07-29 - H01L29/10
  • 本发明实施例公开了一种半导体器件及其制造方法,该半导体器件包括:衬底、形成在所述衬底上的外延多层结构、以及形成在所述外延多层结构上的栅极结构,所述栅极结构嵌置于所述外延多层结构内,所述栅极结构依次包括栅极沟道层、栅极调制层和栅极金属层,所述栅极调制层的材料含铝组分,且所述铝组分含量是变量。本发明的栅极调制层可以有效避免栅极沟道层与周围沟道层之间的高度差而导致的导通电阻升高问题,实现了对半导体器件的阈值电压的精确控制,提高了阈值电压均匀性和电子迁移率。
  • 一种半导体器件及其制造方法
  • [发明专利]一种半导体器件的外延结构及其制备方法、半导体器件-CN202011593833.5在审
  • 钱洪途;裴轶;张晖 - 苏州能讯高能半导体有限公司
  • 2020-12-29 - 2022-07-01 - H01L29/06
  • 本发明实施例公开了一种半导体器件的外延结构及其制备方法、半导体器件,外延结构包括衬底以及位于衬底一侧的半导体层;半导体层至少包括设置于衬底一侧的缓冲层;沿源极预设区指向漏极预设区的方向,缓冲层包括相互连接的第一缓冲分部和第二缓冲分部,第一缓冲分部在衬底上的垂直投影与源极预设区在衬底上的垂直投影交叠,第二缓冲分部在衬底上的垂直投影与栅极预设区以及漏极预设区在衬底上的垂直投影交叠;缓冲层中注入有离子,第二缓冲分部中的离子注入浓度大于第一缓冲分部中的离子注入浓度。应用该外延结构的半导体器件兼具高击穿电压、低漏电以及高静电防护能力。
  • 一种半导体器件外延结构及其制备方法
  • [发明专利]半导体外延结构及其制备方法、半导体器件-CN202011321010.7在审
  • 张晖;李仕强;钱洪途 - 苏州能讯高能半导体有限公司
  • 2020-11-23 - 2022-05-24 - H01L21/02
  • 本申请涉及一种半导体外延结构及其制备方法、半导体器件,所述方法包括衬底以及外延多层结构,所述外延多层结构包括成核层,所述成核层形成于所述衬底上;其中,所述成核层内掺杂有铁和硅。本申请通过在外延多层结构中设置成核层,利用形成于衬底上的成核层来有效缓解外延层与基底之间的热失配和晶格失配,从而避免在外延生长过程中因热失配和晶格失配导致外延片发生形变,使得外延层均匀性提高,改善外延层晶体质量,提高外延产品良率的同时降低产品的成本;并通过在成核层内控制硅和铁的适量掺杂,有效地减小了器件的电流崩塌,增加器件的性能及可靠性。
  • 半导体外延结构及其制备方法半导体器件
  • [发明专利]半导体外延结构及其制备方法和半导体器件-CN202011321564.7在审
  • 张晖;李仕强;钱洪途 - 苏州能讯高能半导体有限公司
  • 2020-11-23 - 2022-05-24 - H01L29/36
  • 本发明的实施例提供了一种半导体外延结构及其制备方法和半导体器件,涉及微电子技术领域,半导体外延结构通过在成核层中掺杂硅原子,同时硅原子的初始掺杂浓度与成核层的上表面和沟道层的上表面之间的距离负相关,而硅原子在成核层中通常以施主的形式存在,会释放一个电子,因此在成核层中掺杂适量的硅原子即提供适量的电子后,原先处于半填充状态的能级会优先捕获这些电子而变成全填充或者接近全填充的状态,这样便可大大减少处于半填充状态的能级,进而减少这些能级对器件电子的捕获,便可以增强器件性能同时增加器件的可靠性。同时,通过对硅原子的掺杂浓度的限定,使得硅原子的掺杂不会影响器件的耐压性能。
  • 半导体外延结构及其制备方法半导体器件
  • [发明专利]半导体外延结构及其制备方法和半导体器件-CN202011321652.7在审
  • 张晖;李仕强;钱洪途 - 苏州能讯高能半导体有限公司
  • 2020-11-23 - 2022-05-24 - H01L29/36
  • 本发明的实施例提供了半导体外延结构及其制备方法和半导体器件,涉及微电子技术领域,该半导体外延结构通过在缓冲层中掺杂硅元素,且硅元素的初始掺杂浓度与缓冲层的厚度负相关,Si在缓冲层中通常以施主的形式存在,会释放一个电子,因此在缓冲层中掺杂适量的Si即提供适量的电子后,原先处于半填充状态的能级会优先捕获这些电子而变成全填充或者接近全填充的状态,这些便可大大减少处于半填充状态的能级,进而减少这些能级对器件电子的捕获,便可以增强器件性能同时增加器件的可靠性。同时通过对掺杂浓度进行限定,使得掺杂浓度与缓冲层的厚度负相关,避免了硅掺杂影响缓冲层的高阻值性能。
  • 半导体外延结构及其制备方法半导体器件
  • [发明专利]一种半导体器件及其制备方法-CN201811644421.2有效
  • 钱洪途;韩啸 - 苏州能讯高能半导体有限公司
  • 2018-12-30 - 2021-12-31 - H01L29/778
  • 本发明实施例公开了一种半导体器件及其制备方法,半导体器件包括衬底;位于衬底一侧的多层半导体层,多层半导体层包括依次位于衬底一侧的缓冲层、沟道层和势垒层;位于多层半导体层远离衬底一侧的源极、栅极和漏极,栅极位于源极和漏极之间;位于多层半导体层中且位于漏极远离栅极一侧的P型材料层,P型材料层的下表面延伸至缓冲层靠近沟道层一侧表面或者延伸至缓冲层内部,且P型材料层与漏极电连接。通过设置P型材料层与漏极电连接,在正向偏压下P型材料层向缓冲层注入空穴,中和缓冲层中因晶格缺陷或掺杂所致陷阱束缚的电子,提高电子从缓冲层脱离的速度,提升半导体器件的饱和电流,降低半导体器件的动态导通电阻,提升半导体器件的性能。
  • 一种半导体器件及其制备方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top