[发明专利]一种新型栅控P-i-N二极管ESD器件及其实现方法有效
| 申请号： | 201910808934.0 | 申请日： | 2019-08-29 |
| 公开（公告）号： | CN110504325B | 公开（公告）日： | 2023-06-02 |
| 发明（设计）人： | 朱天志 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L29/868 | 分类号： | H01L29/868;H01L27/02;H01L21/329 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 201315*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种新型栅控P‑i‑N二极管ESD器件及其实现方法，所述ESD器件包括：背栅(40)；形成于背栅(40)上的绝缘埋层(30)；在所述绝缘埋层(30)上依次排列形成的浅沟道隔离层(10)、高浓度P型掺杂(20)、P阱(70)、高浓度N型掺杂(22)、浅沟道隔离层(12)；形成于所述P阱(70)的左上方的栅氧化层(50)；形成于所述栅氧化层(50)上方的前栅(24)，本发明的前栅只需直接和阳极相连，无需连接至特殊设计的静电脉冲侦测电路，背栅只需接地即可，可降低防静电保护设计的复杂度，减少版图面积。 | ||
| 搜索关键词： | 一种 新型 二极管 esd 器件 及其 实现 方法 | ||
【主权项】：
1.一种新型栅控P-i-N二极管ESD器件，其特征在于，所述ESD器件包括：/n背栅(40)；/n形成于背栅(40)上的绝缘埋层(30)；/n在所述绝缘埋层(30)上依次排列形成的浅沟道隔离层(10)、高浓度P型掺杂(20)、P阱(70)、高浓度N型掺杂(22)、浅沟道隔离层(12)；/n形成于所述P阱(70)的左上方的栅氧化层(50)；/n形成于所述栅氧化层(50)上方的前栅(24)。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910808934.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种高压瞬态电压抑制二极管
- 下一篇：萧特基二极管
- 同类专利
- 快速恢复反向二极管-201810856007.1
- 艾尔玛·维索茨基 - 艾赛斯有限责任公司
- 2018-07-31 - 2023-08-29 - H01L29/868
- 反向二极管管芯具有高反向击穿电压、短反向恢复时间T
- 快恢复二极管-202320518585.0
- 胡泽峰;王明辉 - 杭州士兰集成电路有限公司
- 2023-03-10 - 2023-08-08 - H01L29/868
- 公开了一种快恢复二极管，包括：衬底，衬底具有第一掺杂类型；位于衬底上的外延层，外延层具有第一掺杂类型；位于外延层中的彼此隔离的第一阱区、第二阱区以及第三阱区，第一阱区、第二阱区以及第三阱区从外延层的表面向衬底的方向延伸，第一阱区和第二阱区具有第二掺杂类型，第三阱区具有第一掺杂类型，第一掺杂类型和第二掺杂类型相反；位于衬底中的彼此隔离的第四阱区和第五阱区，第四阱区和第五阱区从衬底远离外延层的表面向外延层的方向延伸，第四阱区具有第二掺杂类型，第五阱区具有第一掺杂类型且为重磷掺杂结构。本申请可以提升阴极区域的少子寿命以及提高快恢复二极管的正向性能。
- 一种多结端扩展的碳化硅功率二极管及其制备方法-202310123710.2
- 孙昊;余晨辉;刘可怡;华珈;葛子怡;罗曼 - 南通大学
- 2023-02-16 - 2023-06-27 - H01L29/868
- 本发明公开了一种多结端扩展的碳化硅功率二极管，功率二极管为沿着中心对称的圆柱形结构，包括自下而上依次层叠的n
- 快恢复二极管及其制备方法-202211677913.8
- 林茂;戚丽娜;俞义长;赵善麒 - 江苏宏微科技股份有限公司
- 2022-12-26 - 2023-06-06 - H01L29/868
- 本发明提供一种快恢复二极管及其制备方法，所述快恢复二极管包括阴极金属层、硅片、场氧化层、阳极金属层，所述阴极金属层、所述硅片、所述场氧化层由下至上依次设置，所述硅片的上部具有有源区，所述场氧化层具有与所述有源区相对应的有源区窗口，所述阳极金属层覆盖所述有源区窗口和所述场氧化层，其中，在所述有源区内间隔设置有多个高掺杂P区，每两个高掺杂P区之间设置有层叠区，所述层叠区包括位于下半部的低掺杂P区和位于上半部的低掺杂N区。本发明能够降低快恢复二极管正面注入效率，在反向偏置时提供正面空穴电荷的抽取通道，更快地使器件进入截止状态，大大降低反向恢复损耗，提升反向恢复能力。
- 一种新型栅控P-i-N二极管ESD器件及其实现方法-201910808934.0
- 朱天志 - 上海华力微电子有限公司
- 2019-08-29 - 2023-06-02 - H01L29/868
- 本发明公开了一种新型栅控P‑i‑N二极管ESD器件及其实现方法，所述ESD器件包括：背栅(40)；形成于背栅(40)上的绝缘埋层(30)；在所述绝缘埋层(30)上依次排列形成的浅沟道隔离层(10)、高浓度P型掺杂(20)、P阱(70)、高浓度N型掺杂(22)、浅沟道隔离层(12)；形成于所述P阱(70)的左上方的栅氧化层(50)；形成于所述栅氧化层(50)上方的前栅(24)，本发明的前栅只需直接和阳极相连，无需连接至特殊设计的静电脉冲侦测电路，背栅只需接地即可，可降低防静电保护设计的复杂度，减少版图面积。
- 一种PIN结垂直二极管及其制备方法-202211605779.0
- 韩高斌 - 苏州旺顺源光电科技有限公司
- 2022-12-14 - 2023-05-16 - H01L29/868
- 一种PIN结垂直二极管及其制备方法，包括衬底、GaN层、AlGaN层、阴极电极、P‑GaN层和阳极电极；所述PIN结垂直二极管包括2种结构，一种是阴极电极设置在内和阳极电极设置在外，另一种是阴极电极设置在外和阳极电极设置在内。本发明所述的PIN结垂直二极管及其制备方法，是一种基于P‑GaN/AlGaN/GaN外延结构的PIN结垂直二极管，将p‑GaN层作为P型端口、AlGaN层/GaN层界面生成的二纬电子气作为N型的端口、AlGaN层作为i层，然后将阴极电极在AlGaN层/GaN层异质结上使用工艺与二纬电子气形成N型欧姆接触、将阳极电极在P‑GaN上形成P型欧姆接触，具有更高的反向击穿能力，制备方法简单，应用前景广泛。
- 一种阶梯台面结构的氮化镓PiN二极管及其制备方法-202310093111.0
- 王冠宇;向盈聪;孔森林;凌鹏;郭川;石松 - 重庆邮电大学
- 2023-02-07 - 2023-05-02 - H01L29/868
- 本发明涉及一种阶梯台面结构的氮化镓PiN二极管及其制备方法，属于二极管功率器件技术领域。本发明采用阶梯型台面结构，以降低暴露在台面侧壁的pn结处的电场峰值，这些改善是由于pn结的峰值电场从干蚀损伤的外层台面转移到薄p‑GaN层覆盖的内部台面所带来的；同时该二极管使用多个轻Si掺杂n‑GaN漂移层，其中顶部n‑GaN漂移层Si掺杂浓度最低，提高击穿电压的同时增强导通电阻；另外使用Si
- 半导体装置-202210049171.8
- 布施香织;河村圭子;罇贵子;末代知子;岩鍜治阳子 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2022-01-17 - 2023-04-07 - H01L29/868
- 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，设于第一电极之上；第二导电型的第二半导体层，设于第一半导体层之上；第二电极，设于第二半导体层之上；第一沟槽，从第二半导体层到达第一半导体层；第一半导体区域，在第二半导体层内，与第一沟槽相接地设置，第二导电型杂质浓度比第二半导体层的第二导电型杂质浓度高；以及第一绝缘膜，在第二半导体层内，与第一半导体区域相接地设置。
- 半导体装置-202180045113.1
- 梅木真也 - 罗姆股份有限公司
- 2021-06-04 - 2023-04-04 - H01L29/868
- 半导体装置包括：第一导电型的半导体层，其具有主面；第二导电型的阱区域，其在上述主面划分出有源区域以及外侧区域，而且形成于上述主面的表层部，在上述有源区域侧包含杂质浓度高的高浓度部，在上述外侧区域侧包含杂质浓度比上述高浓度部低的低浓度部；以及第二导电型的杂质区域，其在上述有源区域中形成于上述主面的表层部。
- 一种集成电容的低反向恢复电荷的横向二极管-202010072965.7
- 孙伟锋;朱桂闯;李少红;杨兰兰;祝靖;时龙兴 - 东南大学
- 2020-01-21 - 2023-03-24 - H01L29/868
- 一种集成电容的低反向恢复电荷的横向二极管，包括P型衬底，氧化层埋层，N型漂移区，氧化层，N型漂移区上设有P型体区、第一场氧、第二场氧、第三场氧、N型缓冲区、P型轻掺杂区和N型轻掺杂区，在P型体区内设有作为阳极的P型重掺杂区，在N型缓冲区内设有作为阴极的第二N型重掺杂区，在N型轻掺杂区内设有第一N型重掺杂区，在氧化层内设有第一多晶硅和电容，第一多晶硅位于型轻掺杂区的上方且第一多晶硅与P型轻掺杂区之间被氧化层隔离，所述电容由作为一个极板的第一金属铝和作为另一个极板的第二金属铝组成，第一金属铝与第一N型重掺杂区连接，第一多晶硅，第二金属铝和P型重掺杂区连接。
- 一种提高反向恢复鲁棒性的快恢复自举二极管-201911058196.9
- 祝靖;邹艳勤;李少红;孙伟锋;时龙兴 - 东南大学
- 2019-10-31 - 2023-03-24 - H01L29/868
- 一种提高反向恢复鲁棒性的快恢复自举二极管，包括P型衬底，在P型衬底上设有N型漂移区，在N型漂移区的表面设有二氧化硅氧化层，在P型衬底与N型漂移区之间设有第一N型重掺杂区，在N型漂移区的表面设有P型重掺杂阳极区、P型轻掺杂阳极区、N型轻掺杂阴极区及N型重掺杂阴极区，在N型漂移区的表面并处于N型重掺杂阴极区的外侧以及N型重掺杂阴极区与P型轻掺杂阳极区之间的区域设有氧化层，在P型重掺杂阳极区、N型重掺杂阴极区及P型衬底上分别连接有阳极金属、阴极金属及衬底金属，其特征在于，在P型轻掺杂阳极区的表面并位于P型重掺杂阳极区的外侧设有相互电连接的第一P型重掺杂区、N型重掺杂区和第二P型重掺杂区。
- 一种快恢复半导体器件及其制作方法-202010266554.1
- 温珂;曾丹;史波;林苡任 - 珠海格力电器股份有限公司;珠海零边界集成电路有限公司
- 2020-04-07 - 2023-03-21 - H01L29/868
- 本发明公开了一种快恢复半导体器件及其制作方法，制作方法包括以下步骤：提供一半导体基底，半导体基底包括第一导电类型漂移区；在漂移区之上形成氧化层，氧化层在漂移区中界定出有源区和位于所述有源区区域外围的终端耐压结构区；自漂移区上表面注入能量范围为100KEV～150KEV的第二导电类型离子，以在漂移区形成第二导电类型阱区；对第二导电类型阱区进行推结到指定深度；在所述终端耐压结构区边缘远离主结第二导电类型增强区一侧形成第一导电类型截止环。本发明通过采用高能量离子进行注入的工艺，可同时完成第二导电类型阱区的注入与第一导电类型漂移区缺陷的引入，降低了少子寿命，从而改善了反向恢复特性，提高了软度因子，并降低了生产成本。
- 一种银面快恢复二极管及其制备方法-202211568650.7
- 付国振;周炳;赵承杰 - 张家港意发功率半导体有限公司
- 2022-12-08 - 2023-03-07 - H01L29/868
- 本发明公开了一种银面快恢复二极管及其制备方法，该快恢复二极管包括依次层叠设置的背面金属层、N型衬底、氧化层、氮化硅保护层、正面金属层，所述N型衬底的上表面由中心向外侧依次为主结区和终端区，所述终端区远离主结区的一侧设置有N型截止环，所述N型截止环的外侧边与N型衬底的外侧边相齐平，所述主结区的上表面上还设置有一层铂掺杂层。本发明的快恢复二极管其加工工艺简单、可靠性高，生产成本低。
- 一种具有软恢复特性的快恢复二极管芯片-202211479691.9
- 徐林海 - 杭州立昂微电子股份有限公司
- 2022-11-24 - 2023-03-07 - H01L29/868
- 本发明公开了一种具有软恢复特性的快恢复二极管芯片及其制作方法。所述快恢复二极管芯片，由下至上依次包括阴极金属层、N+型阴极区、第一N‑型区、i区、第二N‑型区、P+型阳极区以及阳极金属层；其中所述i区为一本征薄层，且在所述i区内设有规则排列的若干N+井区，所述N+井区在纵向上贯穿所述i区。通过局部浓度控制，在常规P+/N‑/N+结构的N‑层中，引入一本征薄层，并在该薄本征层中设置特定N+井区，避免了快恢复二极管在快恢复过程中电流的强烈震荡，实现快而软的恢复特性。本发明通过芯片结构设计和相对简单的工艺过程，实现了快恢复二极管的软度特性的要求，获得恢复速度快、软度及漏电综合性能优良的快恢复二极管芯片。
- 具有一个或多个升高的端子的二极管结构-202210993014.2
- V·杰恩;J·R·霍尔特 - 格芯（美国）集成电路科技有限公司
- 2022-08-18 - 2023-03-03 - H01L29/868
- 本发明涉及一种具有一个或多个升高的端子的二极管结构。用于二极管的结构和制造用于二极管的结构的方法。该结构包括由半导体材料构成的层。该层包括第一分段、第二分段和横向定位在第一分段和第二分段之间的第三分段。该结构包括：第一端子，其具有位于该层的第一分段上的第一升高的半导体层；第二端子，其包括位于该层的第二分段上的一部分；以及栅极，其位于该层的第三分段上。
- 一种FRD结构及其制作方法和应用-202111444615.X
- 李学会;喻双柏;和巍巍;汪之涵;傅俊寅;魏炜 - 深圳基本半导体有限公司
- 2021-11-30 - 2023-02-28 - H01L29/868
- 本申请提供了一种FRD结构及其制作方法和应用。其中，FRD结构包括衬底和覆于衬底的终端环形场氧化层，终端环形场氧化层沿衬底的周缘环形设置，终端环形场氧化层围成对应于衬底的中间位置的源区；FRD结构还包括P‑阱区和多个P+阱区，P‑阱区覆于衬底且位于源区，多个P+阱区均覆于P‑阱区且均嵌入P‑阱区，多个P+阱区相互间隔，以形成至少一个泄放通道，泄放通道相对的两端均与终端环形场氧化层衔接；泄放通道用于引导FRD结构的雪崩电流至源区的中间位置。本申请中，雪崩电流主要通过泄放通道流向源区的中间位置，使得雪崩电流不会集中在芯片的边沿，从而增大了芯片的散热面积，不易形成热量积聚和局部热点，进而能够有效地提升FRD结构的雪崩耐量和可靠性。
- 一种具有复合结构的快恢复二极管及其制造方法-201910928403.5
- 关世瑛;王金秋 - 上海芯石微电子有限公司
- 2019-09-28 - 2023-02-28 - H01L29/868
- 本发明公开了一种具有复合结构的快恢复二极管器件，器件具有通过深沟槽绝缘层隔离的两种类型漂移区的PN结并联结构，第一PN结以N型半导体为漂移区，第二PN结以P型半导体为漂移区,第二PN结的阴极区的掺杂浓度高，与第一PN结的第一副漂移区相接，且存在高浓度的原位多子载流子，将与正向工作时在第一PN结的漂移区内积累的空穴载流子发生复合，并能增加电子空穴对的复合率，因此同等条件下，可进一步加快反向恢复过程，获得更低的反向恢复时间Trr值，使本器件具有更优的优值。另外本发明，提出的制造流程，与传统的快恢复二极管芯片制造设备兼容，可以容易的实现本发明的一种具有复合结构的快恢复二极管器件。
- 一种FRD结构及其制作方法和应用-202111447230.9
- 李学会;喻双柏;和巍巍;汪之涵;傅俊寅;魏炜 - 深圳基本半导体有限公司
- 2021-11-30 - 2023-02-24 - H01L29/868
- 本申请提供了一种FRD结构及其制作方法和应用。其中，FRD结构包括P‑阱区、多个P+阱区、至少一个内场氧化层、衬底和覆于衬底的外场氧化层；外场氧化层沿衬底的周缘环形设置，外场氧化层围成对应于衬底的中间位置的源区，P‑阱区覆于衬底且位于源区，多个P+阱区均覆于P‑阱区且均嵌入P‑阱区，多个P+阱区相互间隔，以形成至少一个泄放通道，且P‑阱区与泄放通道对应的位置均覆有内场氧化层，内场氧化层相对的两端均与外场氧化层衔接；泄放通道用于引导FRD结构的雪崩电流直通至源区的中间位置。本申请使得雪崩电流的流动更加顺畅，不会集中在芯片的边沿而产生热量积聚，从而能够有效地提升FRD结构的雪崩耐量和可靠性。
- 立式PIN二极管-202180012305.2
- 安杰伊·罗兹比斯基;贝琳达·西蒙娜·埃德梅·皮尔纳斯;大卫·鲁塞尔·霍格;詹姆士·约瑟夫·布罗格;蒂莫西·爱德华·博莱斯 - 玛科姆技术方案控股有限公司
- 2021-03-30 - 2022-12-09 - H01L29/868
- 描述了一种二极管半导体结构。在一个示例中，二极管器件包括衬底、第一掺杂类型的第一半导体材料层、本征半导体材料层和第二掺杂类型的第二半导体材料层。二极管器件还包括形成在第一半导体材料层上的金属触点和从衬底的背面穿通衬底并且穿通第一半导体材料层而形成的金属过孔，其中，金属过孔接触第一半导体材料层上的金属触点的底表面。在这种配置中，可以在衬底的背面与第一半导体材料层上的金属触点之间实现直接的电连接，而不需要与金属触点的额外金属连接，诸如金属空气桥。
- 一种基于金刚石的PIN二极管及其制作方法-202211162222.4
- 李丰余 - 中科苏州微电子产业技术研究院
- 2022-09-23 - 2022-11-18 - H01L29/868
- 本发明公开了一种基于金刚石的PIN二极管及其制作方法，它包括：N型欧姆电极，N重掺杂半导体传输层，所述N重掺杂半导体传输层形成在所述N型欧姆电极的任一表面上；P型SiC轻掺杂半导体传输层，所述P型SiC轻掺杂半导体传输层形成在所述N重掺杂半导体传输层中背离所述N型欧姆电极的表面上；N重掺杂SiC传输层，所述N重掺杂SiC传输层形成在所述P型SiC轻掺杂半导体传输层的另一表面上；P型欧姆电极，所述P型欧姆电极形成在所述N重掺杂SiC传输层的另一表面上。不仅具备高的热导料而可以在较高温度下工作，而且层数较少、厚度较低。
- 一种垂直型二极管器件及其制备方法-202211030593.7
- 刘杰;黄汇钦 - 天狼芯半导体（成都）有限公司
- 2022-08-26 - 2022-11-11 - H01L29/868
- 本申请属于半导体技术领域，提供了一种垂直型二极管器件及其制备方法，垂直型二极管器件包括：阴极金属层、N型半导体层、本征半导体层、P型半导体层、阳极金属层以及P型掺杂区；其中，本征半导体层的宽度小于所述N型半导体层的宽度；P型掺杂区位于所述N型半导体层上，且设于所述本征半导体层两侧，所述P型掺杂区的厚度小于所述本征半导体层的厚度；本申请通过在本征半导体层的两侧设置P型掺杂区，使得P型掺杂区均与本征半导体层形成耗尽区，从而对本征半导体层内部的电场进行调制，使得电场在本征半导体层内分布的更加均匀分布，从而提升二极管的反向击穿电压。
- 一种PIN二极管-202221842174.9
- 陈义;张兆成;杨莹 - 扬州茂佳电子有限公司
- 2022-07-18 - 2022-11-08 - H01L29/868
- 本实用新型公开了二极管领域内的一种PIN二极管，包括I区，I区的上表面设置有P区，I区的下表面设置有N区，P区的顶部与上电极相连，N区的底部与下电极相连，I区、P区和N区的两侧设置有钝化层，钝化层连接I区、P区和N区，下电极的两侧搭设在钝化层的上表面，上电极和下电极的外部设置有紧凑封装结构；改变了上电极依靠金丝引线的散热，通过芯片的P区直接与上电极连接，更有利于散热，并且二极管芯片正向导通时，发热位置发生在P区与I区的交界处的PN结处，而从上电极传递热量，仅需巾帼及时微米厚度的P区，而下电极则需要巾帼上百微米的I区和N区，因此通过向上传递热量的效果更好。
- 快恢复二极管-202210966361.6
- 吴小利;王海军 - 上海擎茂微电子科技有限公司
- 2022-08-12 - 2022-10-11 - H01L29/868
- 本发明公开了一种快恢复二极管包括：第一导电类型的第一电极区，第二导电类型的第二电极区和悬浮电极区。第二电极区和悬浮电极区之间间隔有第一导电类型的沟道区；第一栅极结构覆盖沟道区并形成MOS晶体管。第一电极区和第二电极区相接触形成第一二极管。第一电极区和悬浮电极区相接触形成第二二极管。第一栅极结构通过可调节电阻和第二电极相连。在反向恢复过程的反向偏压逐渐上升阶段，MOS晶体管导通，悬浮电极区和第二电极区电连接，第一二极管和第二二极管呈并联结构并都正向导通。本发明能改善并调节FRD的反向恢复软度而且能在保持FRD的结构不变时，使用户直接在电路层面调节器件的反向恢复软度，能为优化模块或系统提供更多的自由度。
- 快恢复二极管及其制作方法-202210768539.6
- 祁金伟;张耀辉;卢烁今 - 深圳市千屹芯科技有限公司
- 2022-07-01 - 2022-09-30 - H01L29/868
- 本发明提供了一种快恢复二极管及其制作方法。该快恢复二极管结构包括：衬底，衬底中具有漂移区，漂移区具有相对的第一侧和第二侧；第一类型掺杂区，第一类型掺杂区位于漂移区中，且第一类型掺杂区沿第一侧指向第二侧的方向延伸，第一类型掺杂区与漂移区的掺杂类型相反；第二类型掺杂区，第二类型掺杂区位于漂移区的第一侧，且第二类型掺杂区的掺杂浓度沿远离漂移区的方向递减，第二类型掺杂区与漂移区的掺杂类型相同；缓冲区，缓冲区位于第二侧，缓冲区与漂移区的掺杂类型相同。通过使第一类型掺杂悬浮于上述漂移区中，能够在更薄的漂移区厚度下实现同等耐压，且第二类型掺杂区的掺杂浓度沿远离所述漂移区的方向递减，提高了器件的反向恢复能力。
- 一种快恢复二极管芯片的制造方法-202111505411.2
- 邹有彪;倪侠;徐玉豹;张荣;王全;霍传猛;肖海林 - 富芯微电子有限公司
- 2021-12-10 - 2022-09-20 - H01L29/868
- 本发明公开了一种快恢复二极管芯片，包括N型单晶衬底，位于衬底内的P型低掺杂区，位于衬底内的P型高掺杂区，位于衬底上表面的钝化层，以及位于衬底上表面的金属层；N型单晶衬底的下表面设置有沟槽，N型单晶衬底位于沟槽的侧面设置有N型高掺杂区，以及在N型高掺杂区的下侧设置有金属层。通过选用N型单晶衬底，能大大降低快恢复二极管芯片的成本，同时通过在晶圆的背面形成沟槽，能将晶圆薄化，降低高阻层厚度，保证快恢复二极管芯片的正向压降，因而能提高产品的性价比。晶圆外围非沟槽区作为薄晶圆的支撑区，避免了薄片操作过程中发生破碎。
- 一种基于P型氮化镓的异质结PIN二极管及其制作方法-202210192813.X
- 马晓华;张濛;贾富春;王雨晨;杨凌;侯斌;武玫;朱青;郝跃 - 西安电子科技大学
- 2022-02-28 - 2022-08-05 - H01L29/868
- 本发明涉及一种基于P型氮化镓的异质结PIN二极管及其制作方法，该PIN二极管包括：N型Ga
- 基于n型氧化镓和p型金刚石的PIN二极管及其制备方法-202210190204.0
- 马晓华;侯斌;常青原;杨凌;张濛;武玫;郝跃 - 西安电子科技大学
- 2022-02-28 - 2022-07-29 - H01L29/868
- 本发明公开了一种基于n型氧化镓和p型金刚石的PIN二极管，包括n
- FRD器件结构制作方法-202210467211.0
- 程炜涛;姚阳 - 上海埃积半导体有限公司
- 2022-04-29 - 2022-07-29 - H01L29/868
- 本发明提供了一种FRD器件结构，包括：第一N区域、P+区域、N+复合区域、正面阳极金属区域、背面阴极金属区域；所述第一N区域包括第一N+区域和第一N‑区域；所述第一N‑区域，位于所述第一N+区域上方；所述P+区域，位于所述第一N‑区域上；所述N+复合区域，位于所述第一N‑区域内；所述正面阳极金属区域，位于所述P+区域上；所述背面阴极金属区域，位于所述第一N+区域下。在不降低正面P型区域浓度的前提下，通过引入N+复合区域来降低正面空穴注入效率，从而降低器件动态损耗。
- 一种PIN二极管深台成型方法-201911250870.3
- 汤寅;王霄;刘洪军;杨勇;韩宝妮 - 中国电子科技集团公司第五十五研究所
- 2019-12-09 - 2022-07-29 - H01L29/868
- 本发明提供了一种PIN二极管深台成型方法，包括如下步骤：正面蒸铝；第一次光刻；第一次腐蚀；ICP刻蚀；第二次光刻；第二次腐蚀；背面蒸铝；以及各向异性腐蚀，形成正梯形深台结构。本发明通过铝膜掩蔽、二次光刻，以及控制干法刻蚀和各向异性腐蚀深度的比例，达到刻蚀出正梯形深台的目的。
- 一种台面射频PIN二极管及其制备方法-202110689168.8
- 徐婷;马文力 - 扬州国宇电子有限公司
- 2021-06-22 - 2022-07-26 - H01L29/868
- 本发明公开了半导体功率器件技术领域内的一种台面射频PIN二极管及其制备方法。该种台面射频PIN二极管，包括：N型重掺杂衬底，N型重掺杂衬底包括底层和顶层，顶层上方依次设置有高阻本征层和P型重掺杂层，在P型重掺杂层上表面设置有PtSi掺杂部；其中，顶层、P型重掺杂层、高阻本征层共同构成一个三层的柱形体；钝化层，设置于底层上方，钝化层包覆柱形体，钝化层在柱形体上方开设有通孔；在P型重掺杂层上方设有正面多层金属，正面多层金属穿过通孔与P型重掺杂层接触。该种台面射频PIN二极管在P型重掺杂层上表面设置有PtSi掺杂部，从而抑制表面电荷，提高产品可靠性。
- 专利分类
