“时龙兴”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果731个，建议您升级VIP下载更多相关专利

[发明专利]一种优品质因数横向双扩散金属氧化物半导体器件-CN201911058197.3有效
发明人：刘斯扬;杨玲;叶然;卢丽;王琪朝;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2019-10-31 - 公布日： 2023-10-17 - 主分类号： H01L29/78 文献下载
摘要：一种优品质因数横向双扩散金属氧化物半导体器件，包括：P型衬底，在P型衬底的上方设有N型区，在N型区的上方有P型体区和N型漂移区，在P型体区内设有N型源区和P型区，在N型漂移区内设有N型漏区，在N型漏区、N型源区和P型区上设有金属接触，在N型区的上方设有栅氧化层，在栅氧化层上方覆盖有多晶硅栅场板，在栅氧化层和N型漏区之间设有场氧层，在场氧层上方设有源级场板，其特征在于，所述源级场板由一排相互间隔排列且相抵的低位源级场板和高位源级场板组成，高位源级场板与N型漂移区之间的距离大于低位源级场板与N型漂移区之间的距离。本发明可在击穿电压基本不变的基础上，获得较优的品质因数。
一种品质因数横向扩散金属氧化物半导体器件

[发明专利]一种低导通电阻高耐压能力的宽禁带半导体整流器件-CN201910937475.6有效
发明人：魏家行;陶心怡;李宁波;李胜;张弛;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2019-09-30 - 公布日： 2023-10-13 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种低导通电阻高耐压能力的宽禁带半导体整流器件，包括：第一金属电极,位于第一金属电极上依次设有重掺杂第一导电类型导电层和轻掺杂第一导电类型导电层，所述轻掺杂第一导电类型导电层内设有深沟槽结构，在所述深沟槽结构槽底设有第二导电类型区，在所述轻掺杂第一导电类型导电层上表面设有上设有第二金属电极，在深沟槽结构之间及其外侧设有电子导电沟道结构，所述深沟槽结构及电子导电沟道结构相互平行且间隔相等，本发明通过在深沟槽结构之间增设电子导电沟道结构，有效的增加了正向导通电流密度，降低了导通电阻，减小了器件的功率损耗，同时由于深沟槽结构外壁设有的氮化铝镓，可以有效的提升临界击穿电压。
一种通电耐压能力宽禁带半导体整流器件

[发明专利]一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管-CN202010323101.8有效
发明人：张龙;龚金丽;祝靖;杨兰兰;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2020-04-22 - 公布日： 2023-10-13 - 主分类号： H01L29/739 文献下载
摘要：一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管，该半导体具备：在P型衬底上设有有埋氧层，在埋氧层上方设有N型漂移区，其上有P型体区、场氧层和集电极区，在P型体区内设有相连的P阱，在P阱内设有P型发射极区，在P型发射极区上设有N型发射极区，在P型体区、P阱、P型发射极区、场氧层和集电极区上方设有氧化层，在场氧层与氧化层之间设有多晶硅栅且延伸至P阱的上方，在P阱、P型体区与多晶硅栅之间设有栅氧化层，所述集电极区包括设在N型漂移区内且被N型漂移区隔离的重掺杂的N型集电极区和轻掺杂的N型集电极区，在重掺杂的N型集电极区内设有轻掺杂的P型集电极区，在轻掺杂的N型集电极区内设有重掺杂的P型集电极区。
一种饱和电流绝缘体横向绝缘栅双极型晶体管

[发明专利]一种具有低续流损耗的功率半导体器件及其制造方法-CN202310914496.2在审
发明人：刘斯扬;孙佳萌;隗兆祥;魏家行;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2023-07-25 - 公布日： 2023-10-03 - 主分类号： H01L29/78 文献下载
摘要：一种具有低续流损耗的功率半导体器件及其制造方法。器件包括金属、重掺杂第一导电类型衬底及外延层、第二导电类型体区、第一导电类型增强源区和重掺杂第二导电类型体接触区，第一导电类型半导体区，增强源区之下且贯穿体区的第一导电类型半导体层、介质层一、栅电极、介质层二、金属。方法：在重掺杂衬底上制得第一导电类型外延层；在外延层上形成第二导电类型体区；在体区上形成增强源区；在增强源区下方形成第一导电类型半导体层且贯穿体区；在体区上形成体接触区；在体区中形成第一导电类型半导体区；退火激活杂质；器件上表面生长介质层一、多晶硅、介质层二、栅电极；在增强源区和接触区生成金属，背面淀积金属。
一种具有低续流损耗功率半导体器件及其制造方法

[发明专利]一种多路输出的隔离式谐振栅极驱动电路-CN202310685994.4在审
发明人：钱钦松;周子焱;骆强;王宇帆;孙越飞;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2023-06-12 - 公布日： 2023-09-19 - 主分类号： H02M1/08 文献下载
摘要：本发明提供一种多路输出的隔离式谐振栅极驱动电路，该驱动电路包括PWM发生器、MOS驱动网络、多绕组隔离变压器、钳位电路；其中，MOS驱动网络中作为驱动管的第一PMOS管、第二PMOS管的栅极控制信号分别由第一PWM发生器、第二PWM发生器和后接第一栅极驱动器、第二栅极驱动器提供，MOS驱动网络的输出经过多绕组隔离变压器输出给钳位电路，钳位电路的输出信号作为LLC‑DCX原边开关管和副边同步整流管的栅驱动信号，驱动LLC‑DCX的原边开关管和副边同步整流管。利用隔离式谐振栅极驱动电路中多绕组隔离变压器的励磁电感和LLC‑DCX初级侧功率开关管、次级侧整流管的栅极电容产生谐振，恢复存储在功率开关管和整流管栅极电容的能量，从而降低栅极驱动电路的损耗。
一种输出隔离谐振栅极驱动电路

[发明专利]一种基于氮化镓工艺的高可靠高速电平移位电路-CN202310676953.9在审
发明人：郑逸飞;宋德源;李博宇;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2023-06-08 - 公布日： 2023-09-01 - 主分类号： H03K17/04 文献下载
摘要：本发明提供一种基于氮化镓工艺的高可靠高速电平移位电路，包括电平转换模块、锁存模块、电压偏置模块、电流镜模块、加速上拉模块、抗dVSW/dt模块、输出级模块，可以克服传统氮化镓电平移位电路延时大和功耗高的问题。
一种基于氮化工艺可靠高速电平移位电路

[发明专利]一种基于块的电路延时模型的建立方法-CN202111570389.X有效
发明人：田茜;余显宗;蔡意超;时龙兴;宋慧滨;闫浩 -专利权人：东南大学
申请日： 2021-12-21 - 公布日： 2023-08-29 - 主分类号： G06F30/327 文献下载
摘要：本发明提出一种基于块的电路延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性，以及大规模电路时序行为分析的速度。首先，采用基于块的统计静态时序分析方法，计算单输入单输出、双输入单输出、多输入单输出的延时特征，均值和方差，并通过仿真建立增量Δ模型，提高延时精度。其次，将组合逻辑电路网表转化成有向无环图，计算延时概率，标注有向无环图每条边的权值，采用平均‑最大联合标签最短路径算法，获得电路关键路径，结合Yen's偏离算法获得关键路径集合。
一种基于电路延时模型建立方法

[发明专利]一种低电压标准逻辑单元门延时模型的建立方法-CN202211362803.2有效
发明人：田茜;刘浩忠;闫浩;时龙兴 -专利权人：东南大学
申请日： 2022-11-02 - 公布日： 2023-08-29 - 主分类号： G06F30/3315 文献下载
摘要：本发明提出一种低电压标准逻辑单元门延时模型的建立方法，提高先进工艺近阈值工作电压条件下，电路时序行为描述的准确性。首先，根据工艺参数，晶体管宽度Wn、晶体管长度L、热电压vt、阈值电压Vth，以及经验参数n、I0、γ、λ，建立亚阈值电压下晶体管的沟道电流模型。其次，基于基尔霍夫电流定律，通过晶体管沟道电流模型建立标准逻辑门单元(反相器、二输入与非门、二输入或非门)输出电压随时间变化的解析式。最后，根据输出电压解析式，计算出标准逻辑单元门的延时。
一种电压标准逻辑单元门延时模型建立方法

[发明专利]基于金属氧化物半导体薄膜晶体管的基准电压源电路结构及其制备方法-CN202310607008.3在审
发明人：吴汪然;张宇振;俞祚旭;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2023-05-26 - 公布日： 2023-08-22 - 主分类号： H01L27/12 文献下载
摘要：本发明提供一种基于金属氧化物半导体薄膜晶体管的基准电压源电路结构及其制备方法。制备方案包括：获取衬底；在所述衬底上形成栅电极层；在所述栅电极层上形成栅极介电层；在所述栅极介电层上形成IGZO有源层；在所述栅极介电层上形成ITO有源层；在所述栅极介电层上形成通孔；在所述IGZO/ITO有源层上形成源极、漏极。本发明还提供了一种基于金属氧化物半导体薄膜晶体管的基准电压源结构，包括增强型IGZO薄膜晶体管(M1)、耗尽型ITO薄膜晶体管(M2)。创新地利用增强型IGZO薄膜晶体管、耗尽型ITO薄膜晶体管提供了一种柔性基准电压源电路的方案和思想。
基于金属氧化物半导体薄膜晶体管基准电压电路结构及其制备方法

[发明专利]一种集成Y电容的平面变压器结构-CN202111202503.3有效
发明人：钱钦松;徐诗云;许胜有;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2021-10-15 - 公布日： 2023-08-15 - 主分类号： H01F27/33 文献下载
摘要：本发明公开了一种集成Y电容的平面变压器，涉及电磁兼容和磁性元器件设计领域。一次侧绕组与二次侧绕组交错排列，其寄生电容改善了二次侧整流二极管的噪声传导路径。辅助绕组一端与原边地相连，另一端悬空，与二次侧绕组形成集成Y电容(CY)，改善了一次侧开关管和二次侧整流二极管的噪声传导路径。本发明在保持完全交叉换位结构平面变压器低漏感、高效率优点的前提下，利用了一次侧绕组与二次侧绕组之间的寄生电容，使其成为了引导噪声的低阻抗路径，几乎消除了级间电容带来的不利影响，可以有效减小开关电源对外的传导噪声干扰。同时通过将Y电容集成，可以进一步减小开关电源的面积，有利于开关电源的小型化，提高了开关电源的功率密度。
一种集成电容平面变压器结构

[发明专利]基于自激式降压变换器的高功率密度辅助电源-CN202111439240.8有效
发明人：钱钦松;董天昊;谷诚;郑德军;孙伟锋;时龙兴 -专利权人：东南大学;东南大学—无锡集成电路技术研究所
申请日： 2021-11-30 - 公布日： 2023-08-15 - 主分类号： H02M3/158 文献下载
摘要：本发明公开了一种高功率密度的自激式降压变换器辅助电源电路。该辅助电源包括：降压主回路(1)、复位驱动电路(2)、限流保护电路(3)、稳压电路(4)；其中，降压主回路(1)的输入端接限流保护电路(3)，降压主回路(1)的输出端接稳压电路(4)，稳压电路(4)的输出端即输出电压(Vout)接负载(Load)，限流保护电路(3)的输入端接输入电压(Vin2)；复位驱动电路(2)的一端接限流保护电路(3)，另一端接输出电压(Vout)。本发明解决了现有自激式降压变换器功率密度低、接受输入电压不够宽泛、工作频率不够高、输出纹波高、噪声高的问题，同时也实现了过压保护和过流保护以及自适应软启动的功能。
基于降压变换器功率密度辅助电源

[发明专利]有源箝位反激类变换器的原边电流采样系统-CN202010324535.X有效
发明人：钱钦松;王若臣;谷诚;许胜有;杨兰兰;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2020-04-23 - 公布日： 2023-08-08 - 主分类号： H02M1/00 文献下载
摘要：本发明公开了一种有源箝位反激类变换器的低损耗原边电流采样系统，包括原边电流采样电路及控制方法，原边电流采样电路包括输入级，采样控制电路和采样保持电路三部分：输入级利用辅助变压器建立采样控制电路的输入信号，采样控制电路负责根据输入级建立的信号来控制采样保持电路的工作状态，采样保持电路负责进行采样操作。本发明适用于绝大部分的有源箝位反激类变换器，利用数字逻辑电路、数个分立器件及辅助变压器实现对主功率变压器原边电流信号的采样，并使采样所得信号能够保持一段时间。同时，本发明在保证较高采样精度的前提条件下，简化了原边电流采样的电路结构及控制策略，不造成过多额外功耗，节省面积，降低了电路成本。
有源箝位反激类变换器电流采样系统

[发明专利]一种低导通电阻的沟槽碳化硅功率器件及其制造工艺-CN202010541971.2有效
发明人：魏家行;周华;付浩;隗兆祥;严晓雯;刘斯扬;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2020-06-15 - 公布日： 2023-08-04 - 主分类号： H01L29/78 文献下载
摘要：本发明提出一种低导通电阻沟槽碳化硅功率器件及制造工艺，其元胞含N型衬底，N型外延层，沟槽，沟槽内设栅氧层和多晶硅栅，沟槽两侧设有P型体区、N型源区和P+体接触区，沟槽下方设P屏蔽层，P屏蔽层侧设N型埋层。N型埋层制造工艺：N型衬底上外延生长N型漂移区第一部分，之上采用离子注入工艺形成P屏蔽层和N型埋层，继续外延形成N型漂移区第二部分，进行后续工艺流程。本发明于P屏蔽层两侧设有N型埋层，将电场尖峰下移，降低了沟槽拐角电场，降低了界面态密度和缺陷，提高了栅氧层可靠性；消除了下方N型埋层，降低了器件栅电荷，改善了开关特性，进一步提高了器件耐压。
一种通电沟槽碳化硅功率器件及其制造工艺

[发明专利]一种静电泄放自保护的异质结半导体器件-CN202110598471.7有效
发明人：刘斯扬;黄静雯;张弛;李胜;马岩锋;陆伟豪;孙伟锋;时龙兴 -专利权人：东南大学
申请日： 2021-05-31 - 公布日： 2023-08-04 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种静电泄放自保护的异质结半导体器件，包括：缓冲层、沟道层、异质结沟道、势垒层；势垒层上表面设有金属漏电极、金属源电极；金属漏电极与金属源电极之间且接近金属源电极间隔设有由第一p型半导体层、第一n型半导体层、第二p型半导体层交替组成的栅保护区以及由第三p型半导体层与金属栅电极层叠构成的栅控制区；栅保护区a与栅控制区b之间通过高阻介质层隔离；栅保护区提供ESD电流泄放通道保护栅极免受瞬时大电流的冲击。本发明相比传统的外部ESD保护电路具有集成度高、占用面积小、寄生电容小等优点。
一种静电保护异质结半导体器件

[发明专利]沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件-CN201910933319.2有效
发明人：张龙;曹梦玲;祝靖;孙伟锋;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2019-09-29 - 公布日： 2023-08-04 - 主分类号： H01L29/06 文献下载
摘要：一种沟槽栅极型绝缘体上硅横向绝缘栅双极晶体管器件，具备：P型衬底上设有埋氧，埋氧上设有N型漂移区，其上设有P型体区和N型缓冲区，N型缓冲区内设有P型集电极区，P型体区内并肩设有呈方波形状的重掺杂的N型发射极区和重掺杂的P型发射区，在其两侧分别设有呈方波形状的第一纵向沟槽和第二纵向沟槽。第一纵向沟槽设有由耐压介质包裹的第一多晶硅层。对于第二纵向沟槽，在与重掺杂的P型集电极区平行的部分中填充有耐压介质包裹的第二多晶硅层，在位于由重掺杂的N型发射极区指向重掺杂的P型集电极区方向上的部分中填充有耐压介质包裹的第三多晶硅层和氧化物块体，且氧化物块体位于第三多晶硅层的上方，第二多晶硅层与第三多晶硅层连接。
沟槽栅极绝缘体横向绝缘双极晶体管器件

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 731 条