[发明专利]一种BCD半导体器件有效

专利信息
申请号: 202010607698.9 申请日: 2020-06-30
公开(公告)号: CN111682024B 公开(公告)日: 2022-12-02
发明(设计)人: 乔明;吕怡蕾;梁龙飞;张波 申请(专利权)人: 电子科技大学
主分类号: H01L27/06 分类号: H01L27/06;H01L29/10;H01L21/8249;H01L21/762
代理公司: 成都点睛专利代理事务所(普通合伙) 51232 代理人: 敖欢
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种BCD半导体器件,包括集成于同一芯片上的高压Split Gate MOS器件、高压NLDMOS器件、高压PLDMOS器件、N‑JFET器件、低压NMOS器件、低压PMOS器件、NPN器件、LPNP器件、TVS器件、Diode器件和Zener器件,所有器件均采用深槽隔离。本发明在衬底上实现Split Gate MOS、NLDMOS、PLDMOS、N‑JFET器件、NMOS器件、PMOS器件、NPN器件、LPNP器件、TVS器件、Diode器件和Zener器件的单片集成,由埋层和介质槽组成的隔离区域实现集成芯片上各个器件之间的隔离,避免了电压的串扰问题,并且由于Split Gate MOS器件功率密度高,可有效减小芯片面积。
搜索关键词: 一种 bcd 半导体器件
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010607698.9/,转载请声明来源钻瓜专利网。

同类专利
  • 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法-202010503635.9
  • 黄志丰;林容生 - 立锜科技股份有限公司
  • 2020-06-05 - 2023-10-27 - H01L27/06
  • 一种具有横向绝缘栅极双极性晶体管的功率元件及其制造方法。该功率元件形成于一半导体基板上,包含:多个横向绝缘栅极双极性晶体管彼此并联;以及顺向导通单元,与多个横向绝缘栅极双极性晶体管并联,顺向导通单元由PN二极管与肖特基二极管并联形成;其中PN二极管与肖特基二极管共享外延层中的N型区、反向端、N型延伸区、场氧化区、栅极以及P型区;其中N型区与P型区形成PN结,由俯视图视之,PN结具有交错的梳齿交界面;其中金属导线于交错的梳齿交界面正上方延伸,交错接触下方的N型区与P型区。
  • 功率半导体器件、功率模块、车辆及制备方法-202210335732.0
  • 马建威;吴海平;秦博 - 比亚迪半导体股份有限公司
  • 2022-03-30 - 2023-10-24 - H01L27/06
  • 本申请实施例提供了一种功率半导体器件、功率模块、车辆及制备方法。包括:基底层具有正面,正面上设置有多个沟槽,沟槽中设置有绝缘介质层,绝缘介质层上设置有导电导体,且导电导体填充沟槽;基底层的子面对应的位置处设置有第一类型层,且第一类型层位于基底层中;子面具有第一注入区域以及第二注入区域,第一注入区域以及第二注入区域对应的位置处均设置有第二类型层,第二类型层位于基底层中;正面上设置有介质层,介质层上设置有第一开口以及第二开口,第一开口与第一注入区域位置相对,且第一注入区域设置有第三开口,第三开口与第一开口连通,第二开口与第二注入区域位置相对,第二注入区域对应的位置处设置有第三类型层。
  • 半导体装置-201910566478.3
  • 小林一也;黑川敦;德矢浩章;大部功;斋藤祐一 - 株式会社村田制作所
  • 2019-06-27 - 2023-10-20 - H01L27/06
  • 本发明提供一种在对电极焊盘施加了冲击时,能够抑制焊盘的正下方的电路元件因冲击而受到损伤的半导体装置。在基板上配置有被保护元件以及突出部。配置在基板上的绝缘膜覆盖突出部的至少侧面以及被保护元件。在绝缘膜上配置有外部连接用的电极焊盘。电极焊盘在俯视时与被保护元件以及突出部至少部分地重叠。从突出部的上表面到电极焊盘的高度方向的最大的间隔比从被保护元件的上表面到电极焊盘的高度方向的最大的间隔窄。
  • 半导体器件-202310262352.3
  • 朴星一;朴宰贤 - 三星电子株式会社
  • 2023-03-14 - 2023-10-17 - H01L27/06
  • 一种半导体器件包括具有彼此相对的第一表面和第二表面的半导体主体。半导体主体包括:第一阱区,具有第一导电类型;第二阱区和第三阱区,在第一方向上通过第一阱区彼此间隔开并且具有第二导电类型,第一阱区介于第二阱区和第三阱区之间;第一掺杂区,在第一阱区中沿与第一方向相交的第二方向上彼此间隔开;第二掺杂区,与第二阱区相邻并且具有第二导电类型;以及第三掺杂区,与第三阱区相邻并且具有第二导电类型。半导体主体的第二表面包括第一阱区、第二阱区、第三阱区、多个第一掺杂区、第二掺杂区和第三掺杂区的底表面。
  • 半导体结构及其形成方法、图像传感器-202310936259.6
  • 胡华;罗清威;王岩 - 武汉新芯集成电路制造有限公司
  • 2023-07-26 - 2023-10-13 - H01L27/06
  • 本发明涉及一种半导体结构及其形成方法、图像传感器。所述半导体结构中,金属互连层和沟槽型MIM电容形成于前端器件结构上方,并且,所述沟槽型MIM电容嵌入沿远离所述前端器件结构的方向的第m金属互连层的平面且与所述第m金属互连层通过介质材料隔离,所述沟槽型MIM电容具有下凹的曲面形状,有助于增加电容的有效面积和电容值,缩小电容占据面积,提高半导体结构的设计灵活性,用于形成所述沟槽型MIM电容的叠层材料所围成的保形沟槽可作为一些曝光工艺中的对准标记,如此可省去专门制作相应曝光工艺的对准标记的工序,有助于提高流片效率,降低成本。所述图像传感器具有与所述浮置扩散区耦接的具有上述结构的槽型MIM电容。
  • 半导体装置-201811123099.9
  • 北村睦美;白川彻 - 富士电机株式会社
  • 2018-09-26 - 2023-10-03 - H01L27/06
  • 本发明提供一种半导体装置,具备:半导体基板,其具有第一导电型的漂移区;阴极区,其形成于半导体基板的下表面;二极管部,其在半导体基板的下表面形成有阴极区;第一虚设沟槽部,其从半导体基板的上表面设置到漂移区,且一部分设置于二极管部,另一部分设置于二极管部外,在半导体基板的上表面以沿着预定的延伸方向延伸且连续的方式从二极管部设置到二极管部外;以及第一引出部,其设置于半导体基板的上表面,在二极管部外与第一虚设沟槽部电连接。
  • 一种集成SGT温度传感器的SGT电路及其制备方法-202310808933.2
  • 秦松 - 瓴芯电子科技(无锡)有限公司
  • 2023-07-04 - 2023-09-29 - H01L27/06
  • 本申请涉及一种SGT电路,包括设置在相同衬底和外延层上的SGT功率晶体管和温度传感器,以及位于二者之间的隔离环,其形成于外延层中并开口于外延层的上表面,闭合包围温度传感器;其中温度传感器包括温度传感二极管,包括:衬底;外延层,形成在衬底之上,其掺杂类型与衬底相同,衬底的掺杂浓度高于外延层的掺杂浓度;第一区域,形成在隔离环包围的外延层中,其中第一区域的掺杂类型与外延层互补,第一区域在外延层延伸的深度小于隔离环在外延层中延伸的深度;其中,第一区域与隔离环包围的外延层共同构成温度传感二极管的PN结。
  • 一种压接式IGBT器件结构-202310819588.2
  • 程炜涛;姚阳 - 上海埃积半导体有限公司
  • 2023-07-06 - 2023-09-29 - H01L27/06
  • 本发明公开了一种压接式IGBT器件结构,包括:圆形IGBT区;环形FRD区,设置于所述圆形IGBT区外侧,与所述圆形IGBT区同心设置;环形电流传感器区,设置于所述环形FRD区外侧,与所述圆形IGBT区同心设置;第一隔离区,设置于所述圆形IGBT区和所述环形FRD区之间;第二隔离区,设置于所述环形FRD区和所述环形电流传感器区之间;正面金属区,覆盖设置于所述圆形IGBT区和所述环形FRD区的正面;背面金属区,设置于所述压接式IGBT器件结构的背面。本发明提供的压接式IGBT器件结构可以有效提高大电流IGBT器件的良品率和可靠性。
  • 半导体装置-202180092343.3
  • 佐田诚;宅间彻;高桥俊太郎 - 罗姆股份有限公司
  • 2021-11-29 - 2023-09-22 - H01L27/06
  • 半导体装置(1)具有:栅极分割晶体管(9),其连接于漏极电极(11)即输出电极OUT与接地电极之间且能够进行多个通道区域的个别控制;有源钳位电路(26),其构成为将出现在输出端子(11)的输出电压VOUT限制为钳位电压以下;以及栅极控制电路(25),其构成为在栅极分割晶体管(9)从接通状态向断开状态迁移后、且输出电压VOUT被有源钳位电路(26)限制之前,使栅极分割晶体管(9)的接通电阻缓慢地或者阶段性地升高。
  • 用于控制二极管中的电导率调制的集成防护结构-202280009947.1
  • A·C·艾帕斯瓦梅 - 德克萨斯仪器股份有限公司
  • 2022-01-10 - 2023-09-22 - H01L27/06
  • 一种微电子器件(100)包括位于衬底(104)上的集成防护结构二极管(102)。集成防护结构二极管(102)包括二极管的第一端子(134)、二极管的第二端子(136)以及防护结构(138)。防护结构(138)位于二极管的第一端子(134)与二极管的第二端子(136)之间。二极管的第一端子(134)和防护结构(138)彼此电连接。可选的开关元件(154)可以在二极管的第一端子(134)和防护结构(138)之间提供选择性电连接。添加与二极管的第一端子(134)电连接的防护结构(138)并且防护结构(138)位于二极管的第一端子(134)与二极管的第二端子(136)之间提供比没有防护结构(138)的二极管更高的击穿电压。
  • 一种BCD半导体器件-202010884171.0
  • 乔明;张书豪;李怡;袁章亦安;张波 - 电子科技大学
  • 2020-08-28 - 2023-09-22 - H01L27/06
  • 本发明提供一种集成有SG‑VDMOS的BCD半导体器件,能够在一块芯片上同时集成两类JFET、两类VDMOS、LIGBT、七类LDMOS、低压NMOS、低压PMOS、低压NPN、低压PNP及四类二极管等二十类半导体器件,将应用在模拟电路中的Bipolar器件、开关电路中的功率器件、逻辑电路中的CMOS器件等各类横纵向器件集成到一起,节约成本的同时极大提高芯片集成度。不同于传统器件结构,该发明集成包含了槽型JFET、槽栅LIGBT、槽栅VDMOS、快恢复二极管,所集成的SG‑VDMOS与常规VDMOS相比能有效降低栅漏电容,降低了开关损耗,提升了开关速度,通过超结自然形成的槽状隔离结构贯穿整个漂移区将各个器件完全隔离,能够同时兼顾高的关断耐压和低的导通电阻,所述制造方法简单,工艺难度相对较低,构成的BCD器件可以用于消费电子、显示驱动等多种产品中。
  • 一种屏蔽栅型MOSFET器件及其制作方法、电子产品-202010204225.4
  • 董建新;钟添宾;岳瑞芳 - 上海韦尔半导体股份有限公司
  • 2020-03-21 - 2023-09-19 - H01L27/06
  • 本发明公开一种屏蔽栅型MOSFET器件及其制作方法、电子产品,涉及电学技术领域,以提高屏蔽栅MOSFET的开关速度,降低开关损耗,从而扩展屏蔽栅MOSFET的应用范围。该屏蔽栅型MOSFET器件包括肖特基二极管和屏蔽栅MOSFET。肖特基二极管和屏蔽栅MOSFET的耐压差值小于或等于预设差值;肖特基二极管的阳极和屏蔽栅MOSFET的屏蔽电极均与屏蔽栅MOSFET的源电极电连接,肖特基二极管的阴极与屏蔽栅MOSFET的漏电极电连接。所述屏蔽栅型MOSFET器件的制作方法用于制作屏蔽栅型MOSFET器件。本发明提供的屏蔽栅型MOSFET器件用于电子产品中。
  • 半导体器件及其制造方法-202310865859.8
  • 郑茂波;项少华;李峰柱;张偲 - 绍兴中芯集成电路制造股份有限公司
  • 2023-07-14 - 2023-09-15 - H01L27/06
  • 本发明提供一种半导体器件及其制造方法,半导体器件包括:衬底和形成于所述衬底上的外延层结构,所述外延层结构包括对应于异质结双极晶体管的第一外延层结构和/或对应于高电子迁移率晶体管的第二外延层结构;非掺杂的隔离结构,形成于所述第一外延层结构或所述第二外延层结构中,以用于隔离所述异质结双极晶体管和/或所述高电子迁移率晶体管。本发明的技术方案能够提高器件之间的隔离效果,且提高器件的稳定性和可靠性。
  • 三维半导体装置-202211532530.1
  • 李槿熙;金景洙 - 三星电子株式会社
  • 2022-12-01 - 2023-09-12 - H01L27/06
  • 提供三维半导体装置。所述三维半导体装置包括:第一源极/漏极图案、第二源极/漏极图案、第三源极/漏极图案和第四源极/漏极图案,顺序地堆叠在基底上;接触结构,在第一源极/漏极图案至第四源极/漏极图案上;和接触线,在接触结构上。接触结构包括:第一源极/漏极图案上的第一有源接触件、第二源极/漏极图案上的第二有源接触件、第三源极/漏极图案上的第三有源接触件、和第四源极/漏极图案上的第四有源接触件。第一有源接触件的第一垂直延伸部分邻近于接触结构的一侧,第二有源接触件的第二垂直延伸部分邻近于接触结构的另一侧。第三有源接触件的第三垂直延伸部分置于第一垂直延伸部分与第二垂直延伸部分之间,更靠近第一垂直延伸部分。
  • 半导体集成电路装置-201810058855.8
  • 田中贵英 - 富士电机株式会社
  • 2018-01-22 - 2023-09-08 - H01L27/06
  • 本发明提供能够抑制本相中的误动作的半导体集成电路装置。在p型的半导体基板(30)的正面的表面层设有被HVJT(23)分离,且构成高侧电路区(21)的多个n型阱区(33)。在n型阱区(33)的内部,沿着大致矩形的n型阱区(33)的三个边(33a、33d、33b)选择性地设置有p型分离区(35),在n型阱区(33)的被p型分离区(35)包围的区域配置有高侧驱动电路(12)。另外,在n型阱区(33)的内部,沿着n型阱区33的配置有p型分离区(35)的边(33a、33d、33b)以外的边(33c)设有第一VB拾取区(36)。至少一组相邻的n型阱区(33)的配置有第一VB拾取区(36)的边(33c)彼此隔着相间区域(24)(p型扩散区34)对置。
  • 具有低阈值电压和高击穿电压的二极管-201980002366.3
  • 张孟文;哈山·奥萨马·埃尔温 - 深圳市汇顶科技股份有限公司
  • 2019-09-03 - 2023-09-05 - H01L27/06
  • 描述了实现具有低阈值电压和高击穿电压的二极管(200,300,400)的技术。一些实施例还实现了具有可编程阈值电压的二极管器件(200,400)。例如,实施例可以将本征器件(230)与一个或多个低阈值、二极管连接的器件(220)耦合。该耦合使得低阈值器件(220)提供低阈值电压,同时被本征器件(230)保护免于击穿,有效地表现为高击穿电压。一些实现包括可选分支,通过该可选分支,本征器件(230)与多个低阈值、二极管连接的器件(220)中的任何一个可编程地耦合。
  • 半导体存储器件及其制造方法-201810600087.4
  • 黄盛珉;任峻成;金智慧 - 三星电子株式会社
  • 2018-06-12 - 2023-09-05 - H01L27/06
  • 本申请提供了一种半导体存储器件和制造半导体存储器件的方法。所述半导体存储器件包括:体导电层,其包括单元阵列部分和外围电路部分;电极结构,其位于所述体导电层的所述单元阵列部分上;垂直结构,其贯穿所述电极结构;残余衬底,其位于所述体导电层的所述外围电路部分上;以及连接导电图案,其贯穿所述残余衬底。所述电极结构包括在彼此上方层叠的多个电极。所述垂直结构连接到所述体导电层的所述单元阵列部分。所述连接导电图案连接到所述体导电层的外围电路部分。
  • 一种功率器件栅极集成电阻、功率器件及其制备方法-202310574185.6
  • 吴振兴 - 北京贝茵凯微电子有限公司
  • 2023-05-19 - 2023-08-29 - H01L27/06
  • 本发明公开了一种功率器件栅极集成电阻、功率器件及其制备方法,用于栅极电压控制型功率器件,栅极集成电阻包括:设置于栅极PAD和栅极汇流条之间的若干个电阻单元;电阻单元的一端与栅极PAD连接,其另一端通过电阻引出极与栅极汇流条连接或悬空;至少一个电阻引出极与栅极汇流条连接;若干个电阻引出极之间电气隔离,可通过外置导线连接。通过在封装端采用阻值可调的栅极集成电阻的功率器件,在栅极和栅极汇流条之间形成了一个可调可变的内置集成电阻网络,具有电阻调节便利、无需重新进行芯片设计开发、适用频率范围宽、均流效果好等优点。
  • 氮化镓器件结构及其制备方法-202310579265.0
  • 温雷;庞振江;洪海敏;顾才鑫;文豪;廖刚 - 深圳智芯微电子科技有限公司;深圳市国电科技通信有限公司
  • 2023-05-22 - 2023-08-25 - H01L27/06
  • 本申请公开了一种氮化镓器件结构及其制备方法。氮化镓器件结构的制备方法包括:提供一衬底;在衬底上形成氮化镓外延层;通过刻蚀去除氮化镓外延层的预定区域以在预定区域形成第一区域,并在预定区域外形成第二区域;在第一区域生成硅外延层;生成介质层以隔开第一区域和第二区域;在硅外延层和氮化镓外延层上分别加工形成低压硅MOSFET器件和高压氮化镓HEMT器件,并通过内部金属连线形成共源共栅的高耐压的氮化镓器件。可以同时将低压硅器件和高压氮化镓器件制备在一个衬底上,减少多次流片,将低压控制的硅器件与高耐压的氮化镓器件集成在同一芯片上,减小封装器件的面积,简化封装,降低目前共源共栅氮化镓器件的寄生电感,提升器件性能。
  • 电子器件-202222863041.6
  • R·杰尔马纳-卡尔皮内托;L·马索罗 - 意法半导体(鲁塞)公司
  • 2022-10-28 - 2023-08-25 - H01L27/06
  • 本公开的实施例涉及电子器件。本说明书涉及一种电子器件,其包括:半导体衬底;第一沟槽和第二沟槽,在所述半导体衬底中延伸,所述第一沟槽和所述第二沟槽彼此平行,所述第二沟槽包含第一半导体区;晶体管,具有包含在所述第一沟槽中的栅极;以及电子部件,与晶体管不同,至少部分地形成在包含在所述第二沟槽中的所述第一半导体区中。利用本公开的实施例有利地能够保持邻近电子部件的基本恒定的低静电势。
  • 一种高维持电压NPNPN型双向可控硅静电防护器件-201810578321.8
  • 汪洋;骆生辉;陈锡均;金湘亮;董鹏 - 湖南静芯微电子技术有限公司
  • 2018-06-07 - 2023-08-22 - H01L27/06
  • 本发明公开了一种高维持电压NPNPN型双向可控硅静电防护器件,包括P型衬底;P型衬底中设有N型埋层;N型埋层上设有第一N型深阱、高压N阱、第二N型深阱;高压N阱上设有第一N阱、第一P阱、第二N阱、第二P阱、第三N阱、第三P阱和第四N阱;第一P阱内设有第一P+注入区、第一N+注入区、第二N+注入区;第三P阱内设有第三N+注入区、第四N+注入区、第二P+注入区。本发明在两个N阱之间加入一个P阱,P阱的厚度刚好与左右两边的N阱耗尽而形成具有一定电阻的通路,能够使得双向SCR结构在雪崩击穿导通后具有一个较高的维持电压,有效的防止静电释放器件在导通后因维持电压低而锁住的问题。
  • 半导体装置-201810809893.2
  • 内藤达也 - 富士电机株式会社
  • 2018-07-23 - 2023-08-22 - H01L27/06
  • 提供一种半导体装置,其具备:半导体基板,具有第一导电型的漂移区;第一栅沟槽部和虚设沟槽部,从半导体基板的上表面设置到漂移区为止并沿延伸方向延伸;第一晶体管台面部,被夹在第一栅沟槽部与虚设沟槽部之间;基区,在漂移区的上方与第一栅沟槽部接触;发射区,在半导体基板的上表面与第一栅沟槽部接触;以及第二导电型区,在半导体基板的上表面露出,其中,发射区和第二导电型区沿延伸方向交替地配置,发射区的与第一栅沟槽部接触的延伸方向上的宽度大于第二导电型区的与第一栅沟槽部接触的延伸方向上的宽度。
  • GaN基宽输入功率范围整流芯片及其制作方法、整流器-202310874138.3
  • 李国强 - 河源市众拓光电科技有限公司
  • 2023-07-17 - 2023-08-15 - H01L27/06
  • 本发明公开了一种GaN基宽输入功率范围整流芯片及其制作方法、整流器,属于半导体领域,芯片包括第一二极管、第二二极管和HEMT,第一二极管和第二二极管均自衬底往芯片表面依次包括非掺杂GaN层、AlGaN势垒层以及同时露出P层和N层的PN结,HEMT自衬底往芯片表面依次包括非掺杂GaN层和AlGaN势垒层,HEMT上设置有源极、栅极和漏极,源极与第一二极管的P层及第二二极管的N层电连接,漏极与第二二极管的P层电连接,第一二极管的N层连接有输入引脚,漏极连接有输出引脚,栅极连接有栅极引脚。通过HEMT控制是否将与HEMT并联的二极管短路,从而切换整流芯片的工作挡位,能够适应不同功率的输入电路。
  • 一种三维集成电路-202310876376.8
  • 岳丹诚;张耀辉 - 苏州华太电子技术股份有限公司
  • 2023-07-18 - 2023-08-15 - H01L27/06
  • 本申请实施例提供了一种三维集成电路,包括:下方器件层;所述下方器件层包括下方器件层本体和退火阻挡层,所述退火阻挡层位于所述下方器件层本体内的上部,且所述退火阻挡层避开竖向通孔以不与竖向通孔连接;形成在下方器件层上方的上方器件层;其中,所述下方器件层的退火阻挡层用于阻挡上方器件层制备过程中退火工艺的光对所述下方器件层退火阻挡层之下的结构进行加热。本申请实施例解决了传统的3D封装芯片不能适应芯片的发展方向的技术问题。
  • 一种三维集成电路-202310876380.4
  • 张耀辉 - 苏州华太电子技术股份有限公司
  • 2023-07-18 - 2023-08-15 - H01L27/06
  • 本申请实施例提供了一种三维集成电路,包括:底部器件层;所述底部器件层包括自下而上设置的底部衬底、底部功能器件层、底部绝缘层;其中,所述底部绝缘层中具有与底部功能器件层的功能器件连接的电连接结构;形成在底部器件层上方的上方第一器件层,所述上方第一器件层包括自下而上设置的第一半导体层、第一功能器件层、第一绝缘层;其中,所述第一绝缘层中具有与第一功能器件层的功能器件连接的电连接结构;第一层间通孔以及填充其内的导电物质,连接所述底部绝缘层的电连接结构和所述第一绝缘层的电连接结构。本申请实施例解决了传统的3D封装芯片不能适应芯片的发展方向的技术问题。
  • 一种三维存算一体化芯片-202310876372.X
  • 岳丹诚;张耀辉 - 苏州华太电子技术股份有限公司
  • 2023-07-18 - 2023-08-15 - H01L27/06
  • 本申请实施例提供了一种三维存算一体化芯片,包括:下方器件层;形成在下方器件层上方的上方器件层;其中,下方器件层和上方器件层中一个为具有多个分布式排列计算单元的逻辑功能层,另一个为具有多个分布式排列存储单元的存储层。本申请实施例解决了传统的3D封装存算一体化芯片不能适应芯片的发展方向的技术问题。
  • 保护元件-202180081695.9
  • 田中智士 - 罗姆股份有限公司
  • 2021-11-29 - 2023-08-11 - H01L27/06
  • 保护元件包含第一~第四开关元件和包围第一~第四开关元件的背栅极保护环。背栅极保护环包含:第一部分、第二部分和第三部分。第一部分配置在第一开关元件中的与第二开关元件相反的一侧的旁边。第二部分配置在第二开关元件与第三开关元件之间。第三部分配置在第四开关元件中的与第三开关元件相反的一侧的旁边。第一开关元件的源极配置得比第一开关元件的栅极更靠近第一部分。第二开关元件的源极配置得比第二开关元件的栅极更靠近第二部。第三开关元件的源极配置得比第三开关元件的栅极更靠近第二部分。
  • 三维存储器阵列-201880055601.9
  • A·皮罗瓦诺;A·雷达埃利;F·佩里兹;I·托尔托雷利 - 美光科技公司
  • 2018-08-21 - 2023-08-08 - H01L27/06
  • 在实例中,一种存储器阵列可包含多个第一电介质材料及多个堆叠,其中每一相应第一电介质材料及每一相应堆叠交替,且其中每一相应堆叠包括第一导电材料及存储材料。第二导电材料可穿过所述多个第一电介质材料及所述多个堆叠。每一相应堆叠可进一步包含所述第一导电材料与所述第二导电材料之间的第二电介质材料。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top