“天狼芯半导体（成都）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果109个，建议您升级VIP下载更多相关专利

[发明专利]一种P-GaN高反向耐压终端边缘的制备方法-CN202310499130.3在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-05 - 公布日： 2023-10-03 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种P‑GaN高反向耐压终端边缘的制备方法，所述制备方法包括：提供衬底，以及所述衬底上的外延层；其中，所述外延层包括漂移层；在所述漂移层的目标区域进行镁离子掺杂；根据镁离子掺杂结果，对所述外延层的表面进行刻蚀。本发明通过在终端边缘底下的飘移区参杂了镁离子让N‑‑GAN转成P‑‑GAN，与现有工艺相比，不仅能够更有效地利用光罩，且更有效地促使N‑‑GAN层/漂移层的电场分布更加均匀，电场集中效应明显改善。
一种 gan 反向耐压终端边缘制备方法

[发明专利]界面缺陷密度的测试方法及测试电路-CN202310449897.5在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-04-24 - 公布日： 2023-09-29 - 主分类号： G01R31/26 文献下载
摘要：本发明公开了一种界面缺陷密度的测试方法及测试电路，其中，测试方法包括：通过在待测MOS管栅极施加脉冲电压，以获取待测MOS管漏极的电流曲线；根据电流曲线，确定待测MOS管的界面缺陷密度。本发明通过促使界面缺陷密度转换成可量测的栅极电压，或通过持续监测漏电流的变化来确定界面缺陷密度，从而能够快速且准确地测试出半导体器件的界面缺陷密度的高低，缩短半导体器件工艺开发的时程，也可以用来分辨半导体器件的电性是否优异。
界面缺陷密度测试方法电路

[发明专利]P-GaN HEMT动态建模方法、装置、设备及介质-CN202310552808.X在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-16 - 公布日： 2023-09-22 - 主分类号： G06F30/367 文献下载
摘要：本发明公开了一种P‑GaN HEMT动态建模方法、装置、设备及介质，所述方法包括：获取P‑GaN HEMT的SPICE模型以及预设时间内栅极端的电荷变化量；根据预设时间内栅极端的电荷变化量，更新所述SPICE模型。本发明根据预设时间内栅极端的电荷变化量，在原有的SPICE模型中栅极端的电荷计算公式中增加获取的电荷变化量，能够对萧特基金属接触所引起的阈值电压偏移进行修正，从而使得修正后的SPICE模型更加符合真实电路情况。
gan hemt 动态建模方法装置设备介质

[发明专利]一种带有单极电子通道的SIC MOSFET及制备方法-CN202310603787.X在审
发明人：乔凯 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-26 - 公布日： 2023-09-19 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种带有单极电子通道的SIC MOSFET及制备方法，该SIC MOSFET包括：N‑layer区；N‑Drift层蚀刻有沟槽；沟槽侧壁掺杂有N‑layer区；N‑Drift层掺杂有P‑well区，所述第一P‑well区的位于所述N‑layer区侧方，P‑well区的与所述N‑layer区相连。本发明能够降低电路设计的复杂性，通过设计一个简易的单极电子通道实现了反向续流，降低了生产成本。
一种带有单极电子通道 sic mosfet 制备方法

[发明专利]一种碳化硅沟槽MOSFET及其制备方法、芯片-CN202310601186.5在审
发明人：刘杰 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-25 - 公布日： 2023-09-15 - 主分类号： H01L29/78 文献下载
摘要：本申请属于半导体技术领域，提供了一种碳化硅沟槽MOSFET及其制备方法、芯片，通过在P型阱区和第一P型掺杂区的部分刻蚀形成沟槽用于形成第一栅极层，并在P型阱区上方形成第二栅极层，由第一栅极层和第二栅极层形成反转的L形栅极结构，并由第一栅极层屏蔽器件的JFET电阻，由第二栅极层提供足够的沟道长度，在器件处于正向偏置时，电流由漏极流入N型漂移区，再经过P型阱区在栅极偏置形成的N型沟道后由源极流出，在器件反向偏置时，第一栅极层两侧的第一P型掺杂区和P型阱区分担一部分栅极介质层的电场尖峰，从而降低栅极介质层的尖峰电场，提升栅极耐压，从而克服沟槽过浅导致的短沟道效应的问题。
一种碳化硅沟槽 mosfet 及其制备方法芯片

[发明专利]一种阶梯栅极碳化硅MOSFET及其制备方法、芯片-CN202310600522.4在审
发明人：刘杰 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-25 - 公布日： 2023-09-12 - 主分类号： H01L29/78 文献下载
摘要：本申请属于半导体技术领域，提供了一种阶梯栅极碳化硅MOSFET及其制备方法、芯片，通过在P型阱区和第一P型掺杂区的部分刻蚀形成沟槽用于形成结构呈反转阶梯型的栅极层，改变每个阶梯位置的栅极介质层的厚度或者P型阱区的掺杂浓度，形成多个水平和垂直部分的沟道，并且器件的总的阈值电压由多个沟道的阈值电压之和确定。在器件处于正向偏置时，电流由漏极流入N型漂移区，再经过P型阱区在栅极偏置形成的阶梯状N型沟道后由源极流出，在反向偏置时，栅极下方的P型阱区分担一部分栅极介质层的电场尖峰，并且多个阶梯型尖角分散反偏形成的电场尖峰可以提升栅极耐压，克服了沟槽过浅导致的短沟道效应的问题。
一种阶梯栅极碳化硅 mosfet 及其制备方法芯片

[发明专利]高电子迁移率晶体管及制备方法-CN202310525551.9在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-10 - 公布日： 2023-08-29 - 主分类号： H01L21/335 文献下载
摘要：本发明公开了一种高电子迁移率晶体管及制备方法，其中，制备方法包括：在预制器件的沟道层上方生成第一预设厚度的第一势垒层；所述预制器件包括衬底和设置在所述衬底一侧的所述沟道层；根据目标晶体管的预设器件参数确定目标栅极凹陷在所述第一势垒层的位置信息；在所述第一势垒层的所述位置信息对应的区域上沉积第二预设厚度的光刻胶；在沉积所述光刻胶后，在所述第一势垒层上方依次生成第三预设厚度的第二势垒层和第四预设厚度的氧化层；清除所述光刻胶，得到具有栅极凹陷的多层结构。上述制备方法能够提高晶体管中栅极凹陷的准确度，从而使晶体管的均匀性与电性良率大大提升。
电子迁移率晶体管制备方法

[发明专利]一种通过改进型终端边缘提高反向耐压的MOSFET及制备方法-CN202310574084.9在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-19 - 公布日： 2023-08-22 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种通过改进型终端边缘提高反向耐压的MOSFET及制备方法，该MOSFET包括：场板、P+掺杂区，所述场板包括：设置在P‑base层上方的第一段场板，由所述第一段场板延伸至沟槽终端中的第二段场板，所述第二段场板改变电场线在介电层的分布；所述P+掺杂区位于所述沟槽终端第二端的N+epi层和N+sub层和介电层三部分的邻接处。本发明能够克服沟槽终端微沟槽缺陷引起BV降低的缺点，通过改变电场线的分布提高反向耐压能力。
一种通过改进型终端边缘提高反向耐压 mosfet 制备方法

[发明专利]沟槽型功率器件及其高反向耐压终端边缘的制备方法-CN202310574737.3在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-19 - 公布日： 2023-08-15 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种沟槽型功率器件及其高反向耐压终端边缘的制备方法，所述方法包括：获取第一沟槽型功率器件中沟槽栅极的电场分布以及沟槽宽度；基于沟槽栅极的电场分布，当判定某一沟槽栅极的终端边缘的电场强度大于第一阈值时，调整所对应沟槽栅极的沟槽宽度，根据调整后的沟槽栅极设计沟槽光罩。本发明根据沟槽栅极的终端边缘的电场强度对沟槽栅极的沟槽宽度进行调整，最终能够提高沟槽型功率器件终端边缘的反向耐压能力。
沟槽功率器件及其反向耐压终端边缘制备方法

[发明专利]一种短路耐量高的碳化硅器件及其制备方法-CN202310287239.0在审
发明人：刘涛;黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-03-22 - 公布日： 2023-08-15 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种短路耐量高的碳化硅器件及其制备方法，短路耐量高的碳化硅器件包括衬底层、漂移层、基极层、源极区域、接触区域、沟槽、栅极氧化层、绝缘膜层、栅极电极、源极电极和漏极电极，衬底层、漂移层、源极区域由碳化硅掺杂第一导电类型杂质形成，基极层和接触区域由碳化硅掺杂第二导电类型杂质形成，在源极区域内形成简并半导体，碳化硅掺杂第一导电类型杂质形成，杂质的掺杂浓度高于源极区域，简并半导体的电阻率与温度呈正相关。在传统的碳化硅器件的基础上，在源极区域插入简并半导体，由于简并半导体的电阻率与温度呈正相关，当器件发生短路时，温度升高使得简并半导体电阻增大，从而减小了短路时的电流，能有效防止器件损坏。
一种短路耐量高碳化硅器件及其制备方法

[发明专利]一种碳化硅肖特基二极管及其制备方法、芯片-CN202310327900.6在审
发明人：刘杰 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-03-30 - 公布日： 2023-08-11 - 主分类号： H01L29/872 文献下载
摘要：本申请属于半导体技术领域，提供了一种碳化硅肖特基二极管及其制备方法、芯片，通过在N型沟道层内增加多个两端分别与N型漂移层和N型再生层接触的P型深区结构，在N型再生层的正面形成多个P型注入区，阳极金属层与P型注入区之间形成欧姆接触，并与N型再生层之间形成肖特基接触，当器件在高温条件下处于反向偏置时，P型深区结构和P型注入区共同承担电场尖峰，在均匀化电场的同时，电场尖峰位置下移，P型深区结构和P型注入区具有双重屏蔽作用，将热量远离肖特基结，从而对肖特基结起到加强保护的作用，大大降低了器件的漏电流，解决了二极管在高温环境下由于漏电较大导致器件稳定性降低，限制了二极管器件的应用场景的问题。
一种碳化硅肖特基二极管及其制备方法芯片

[发明专利]MOSFET老化测试方法、装置、电子设备及存储介质-CN202310552833.8在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-05-16 - 公布日： 2023-08-08 - 主分类号： G06F11/36 文献下载
摘要：本发明公开了一种MOSFET老化测试方法、装置、电子设备及存储介质，所述方法包括：设置驱动电压信号，使得所述驱动电压信号在第一时段输出第一电压，在第二时段输出第二电压，在第三时段输出第三电压；其中，所述第三电压小于所述第一电压，且为正值，所述第二电压为负值；利用所述驱动电压信号为MOSFET的栅极电压赋值，获取MOSFET在第三时段动作结束后的第一阈值电压函数；根据所述第一阈值电压函数确定MOSFET老化测试结果。本发明能够快速地分离MOSFET的瞬时电性飘移与稳态电性漂移，从而快速准确地得到MOSFET器件的老化测试结果。
mosfet 老化测试方法装置电子设备存储介质

[发明专利]堆叠型半导体器件及其制备方法、芯片-CN202310471728.1在审
发明人：乔凯;黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-04-27 - 公布日： 2023-08-08 - 主分类号： H01L27/088 文献下载
摘要：本发明适用于半导体器件领域，提供了一种堆叠型半导体器件及其制备方法、芯片，通过在第一半导体掺杂层和第二半导体掺杂层之间形成第一MOS器件，并在第二半导体掺杂层和第三半导体掺杂层之间形成第二MOS器件，从而使得第二半导体掺杂层作为第一MOS器件和第二MOS器件的公共源极或者公共漏极，由第一MOS器件和第二MOS器件形成一种堆叠型半导体器件，从而在单位面积内集成更多的并联器件，提升了器件的电流密度，解决了目前的工艺制造的器件在单位面积内能够并联的元件数量较少的问题。
堆叠半导体器件及其制备方法芯片

[发明专利]一种晶圆结构-CN202310484939.9在审
发明人：黄汇钦 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-04-28 - 公布日： 2023-08-08 - 主分类号： H01L23/544 文献下载
摘要：本申请公开了一种晶圆结构。该晶圆结构包括：晶圆主体，设有切割道，并包括由所述切割道界定的多个半导体器件，所述半导体器件包括三个电极部，所述三个电极部至少为两种不同的电极类型；导电层，形成于所述晶圆主体上，包括多个与所述半导体器件对应设置的导电盘和与多个所述导电盘连接的导电线，所述导电线设置于所述切割道，所述导电盘包括三个导电部，所述导电部与所述电极部对应设置且电连接，与同一电极类型的所述电极部对应的所述导电部采用同一所述导电线连接。通过上述方式，本申请提供的晶圆结构能够显著地降低半导体器件进行早期失效筛选的成本并提高筛选效率。
一种结构

[发明专利]HEMT器件及其制备方法-CN202310227506.5在审
发明人：刘浩文;李孟泽 -专利权人： 天狼芯半导体（成都）有限公司
申请日： 2023-03-09 - 公布日： 2023-07-25 - 主分类号： H01L29/778 文献下载
摘要：本申请提供一种HEMT器件及其制作方法，涉及电路技术领域，其中，该HEMT器件中，NMOS的源电极设置在NMOS半导体层远离PMOS半导体层的一侧，NMOS的漏电极设置在PMOS半导体层远离NMOS半导体层的一侧，且直接与PMOS的漏电极接触，这样可以减小HEMT器件体积，从而可以减小HEMT器件的导通电阻。
hemt 器件及其制备方法

1
2
3
4
5
6
7
8
下一页»
尾页
共 109 条