[发明专利]一种嵌入式封装模块化制备方法

说明书

一种嵌入式封装模块化制备方法，包括：将芯片和元器件压入第一材料中，制备第一预制件；在每个第一材料区设置至少两个第一通孔，在设置第一通孔的第一预制件上设置导电连接，形成第一基板；将至少一个多层板材压入第二材料中，制备第二预制件；多层板材包括从上至下设置的第一金属层、绝缘层、第二金属层；在第二预制件上设置导电连接，形成第二基板；由上至下放置第二基板，第一基板，第二基板，压合获得嵌入式封装器件。本发明解决了传统嵌入式封装因镀铜工艺厚度有限，导电线路过长，导致镀铜层的散热、导电能力有限，寄生电感过大的技术问题，提升热导率、介电性能等、可靠性、电导率等关键性能。

技术领域

本发明涉及半导体芯片封装技术领域，更具体地，涉及一种嵌入式封装方法

背景技术

电力电子技术是一种将输入的直流或交流电能转化为所需电能形式并输出的技术，它是通过控制多组功率半导体芯片的开关来实现的。近年来，电力电子技术在电动汽车、高铁、移动通信等热门应用的市场带动下高速发展，使得功率半导体芯片性能不断提升，这主要体现在：功率密度不断提升、开关频率逐渐提高、芯片体积大大缩减。然而单独的功率芯片无法实现任何功能，需要一定的基板材料对芯片进行支撑和散热，并使用引线将功率芯片的各极与电源和用电端互联，还要有一定的粘连材料将各部件固定，这就是半导体封装技术。封装作为连接材料、芯片、器件和应用的桥梁，直接为芯片提供稳定的电磁、机械及散热环境，使芯片稳定正常地工作，并且可通过封装集成实现并拓展芯片的功能范围。

目前常见的半导体封装形式包括两大类：表面贴装式、嵌入式。相较于表面贴装这类传统封装技术，嵌入式封装具有降低封装厚度、提升电气性能、提高散热性能、可实现无引线互联、3D堆叠封装、电磁保护等优势。常规的嵌入式封装就是将芯片埋入基板，使用激光钻孔等方式使得芯片表面端极裸露出来，使用镀铜填空，并最终在表面再布线(RDL)从而引出芯片端极(如IGBT的C、E、G极)。然而，该常规嵌入式封装方案有很大局限性，包括：镀铜工艺厚度有限，导致镀铜层的散热、导电能力有限。而若镀更厚的铜层，将大大增加工艺时间，该成本工业界无法承受。同事，铜层表面是一层很薄的阻焊层，介电性能差，高电压时易击穿封装，导致失效。

针对常规嵌入式封装方案的问题，有研究机构提出“陶瓷嵌入式“，即芯片被上下(A和B)两片芯板夹住，A和B与芯片接触的位置埋入了陶瓷材料，而陶瓷材料高热导率(20～180W/Km)，高介电(1.5kV/mm)性能可以解决上述问题。但随之也带了其他不容忽视的衍生问题：所述陶瓷嵌入式封装，需要在陶瓷正反表面镀铜，实现导电线路，但镀铜材料与陶瓷的结合力很差，高低温循环工作时易出现分层失效。而镀铜层厚度小的问题，依然没有得到解决。另外，目前大多数嵌入式封装，只嵌入了芯片，其他电容电阻和控制单元还是表面贴装，这使得元件之间的线路太长，导致寄生电感过大。

发明内容

为解决传统嵌入式封装因镀铜工艺厚度有限，导电线路过长，导致镀铜层的散热、导电能力有限，寄生电感过大的技术问题，本发明提出一种嵌入式封装模块化制备方法，包括：

S1：将芯片和元器件压入第一材料中，制备第一预制件，所述第一预制件包括间隔连接的至少两个第一材料区及至少一个芯片及至少一个芯片及至少一个元器件；

S2：在每个第一材料区设置至少两个第一通孔，在所述设置第一通孔的第一预制件上设置导电连接，形成第一基板；

S3：将至少一个多层板材压入第二材料中，制备第二预制件；所述多层板材包括从上至下设置的第一金属层、绝缘层、第二金属层；

S4：在第二预制件上设置导电连接，形成第二基板；

S5：由上至下放置第二基板，第一基板，第二基板，压合获得嵌入式封装器件。

优选的，所述第一金属层及第二金属层材料为铜，所述绝缘层材料为陶瓷；所述第一材料及第二材料为半固化片或FR4材料或BT材料或EMC材料。

优选的，所述芯片和元器件压入第一材料中的方法为：