[发明专利]多栅极半导体装置的制作方法在审
| 申请号： | 201910641922.3 | 申请日： | 2019-07-16 |
| 公开（公告）号： | CN110729350A | 公开（公告）日： | 2020-01-24 |
| 发明（设计）人： | 江国诚;蔡庆威;程冠伦;王志豪 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/10 | 分类号： | H01L29/10;H01L29/423;H01L21/336 |
| 代理公司： | 72003 隆天知识产权代理有限公司 | 代理人： | 于磊;李慧慧 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体装置的制作方法包括：提供鳍状物于基板的第一区中。鳍状物具有多个第一种外延层与多个第二种外延层。移除第一鳍状物的沟道区中的第二种外延层的一层的一部分，以形成第一间隙于第一种外延层的第一层与第一种外延层的第二层之间。形成第一栅极结构的第一部分于第一间隙中，且第一栅极结构的第一部分自第一种外延层的第一层的第一表面延伸至第一种外延层的第二层的第二表面。形成第一源极/漏极结构以邻接第一栅极结构的第一部分。 | ||
| 搜索关键词： | 外延层 栅极结构 鳍状物 第一层 半导体装置 源极/漏极 第二表面 第一表面 第一区 沟道区 邻接 基板 移除 延伸 制作 | ||
【主权项】：
1.一种多栅极半导体装置的制作方法，包括：/n提供一第一鳍状物于一基板的一第一区中，该第一鳍状物具有多个第一种外延层与多个第二种外延层；/n移除该第一鳍状物的一沟道区中的该些第二种外延层的一层的一部分，以形成一第一间隙于该些第一种外延层的一第一层与该些第一种外延层的一第二层之间；/n形成一第一栅极结构的一第一部分于该第一间隙中，且该第一栅极结构的该第一部分自该些第一种外延层的该第一层的一第一表面延伸至该些第一种外延层的该第二层的一第二表面；以及/n形成一第一源极/漏极结构以邻接该第一栅极结构的该第一部分。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910641922.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 半导体结构的形成方法-201511025334.5
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-30 - 2020-02-07 - H01L29/10
- 一种半导体结构的形成方法，包括：形成半导体基底，所述半导体基底包括衬底、凸出于所述衬底的鳍部，所述鳍部的顶部和侧壁表面形成有屏蔽层；采用含氟气体去除所述屏蔽层；去除所述屏蔽层之后，对所述鳍部进行表面处理以去除所述鳍部表面的含氟副产物；形成横跨所述鳍部且覆盖所述鳍部的部分顶部表面和侧壁表面的栅极结构。本发明在采用含氟气体去除所述屏蔽层之后，在所述鳍部表面形成栅极结构之前，先对所述鳍部进行表面处理，去除因所述屏蔽层的去除工艺而残留于所述鳍部表面的含氟的副产物，避免残留的氟对所述鳍部的质量造成不良影响，从而提高鳍部内沟道的界面质量，进而提高半导体器件的载流子迁移率、可靠性等电学性能。
- 一种垂直双扩散金属氧化物半导体器件及其制作方法-201510991115.6
- 张新;李巍;彭强;苏醒;王荣华 - 无锡华润华晶微电子有限公司
- 2015-12-25 - 2020-02-07 - H01L29/10
- 本发明公开了一种垂直双扩散金属氧化物半导体器件及其制作方法，该制作方法包括：以衬底和外延层形成漏区；形成至少两条多晶硅平面栅以及形成连接在任意相邻两条所述多晶硅平面栅之间的至少一个多晶硅平面桥，以作为栅区；以所述多晶硅平面栅和多晶硅平面桥作为掩蔽，对所述外延层进行掺杂，以形成多个阱区，形成源区。本发明的方案在栅区下会形成多个阱区，在栅区中多晶硅平面桥下方形成的阱区通过扩散是连接起来的，并且在栅区中多晶硅平面桥下方形成的阱区比较浅，使得垂直双扩散金属氧化物半导体器件在雪崩状态时，反向电流容易流过栅区中多晶硅平面桥下方形成的比较浅的多个阱区，提升了该半导体器件的雪崩能量。
- 多栅极半导体装置的制作方法-201910641922.3
- 江国诚;蔡庆威;程冠伦;王志豪 - 台湾积体电路制造股份有限公司
- 2019-07-16 - 2020-01-24 - H01L29/10
- 半导体装置的制作方法包括：提供鳍状物于基板的第一区中。鳍状物具有多个第一种外延层与多个第二种外延层。移除第一鳍状物的沟道区中的第二种外延层的一层的一部分，以形成第一间隙于第一种外延层的第一层与第一种外延层的第二层之间。形成第一栅极结构的第一部分于第一间隙中，且第一栅极结构的第一部分自第一种外延层的第一层的第一表面延伸至第一种外延层的第二层的第二表面。形成第一源极/漏极结构以邻接第一栅极结构的第一部分。
- 具有渐变沟道的高压无结场效应器件及其形成方法-201510924724.X
- 肖德元 - 上海新昇半导体科技有限公司
- 2015-12-11 - 2020-01-24 - H01L29/10
- 本发明提出了一种具有渐变沟道的高压无结场效应器件及其形成方法，在半导体沟道层上和介质层之间形成有漂移区，能够使形成的高压无结场效应器件具有较高的击穿电压，并且在半导体沟道层表面形成有渐变的注入杂质，能够使器件的开启速率更快，此外，形成的高压无结场效应器件具有高迁移率，具有较好的性能及可靠性。
- 晶体管及其制作方法-201711279718.9
- 赵瑜 - 武汉华星光电半导体显示技术有限公司
- 2017-12-06 - 2020-01-17 - H01L29/10
- 本发明公开了一种晶体管，其包括：在基板上的缓冲层；在所述缓冲层上的沟道层；在所述沟道层上的栅极绝缘层；以及在所述栅极绝缘层上的栅极；其中，根据所述晶体管的沟道类型在所述缓冲层中植入相应的离子，以降低所述晶体管的阈值电压的漂移幅度。本发明还公开了一种晶体管的制作方法。本发明根据晶体管的沟道类型而植入相应的离子，以此来降低晶体管的阈值电压的漂移幅度，从而提高晶体管的可靠性。
- 半导体器件及其形成方法-201510245423.4
- 林孟佑;林时彦;李嗣涔 - 台湾积体电路制造股份有限公司;林时彦
- 2015-05-14 - 2020-01-14 - H01L29/10
- 本发明提供了半导体器件及其形成方法。该半导体器件包括：衬底；第一有源区，位于衬底上方；第二有源区，位于衬底上方；石墨烯沟道，位于第一有源区和第二有源区之间；以及第一面内栅极。在一些实施例中，石墨烯沟道、第一面内栅极、第一有源区和第二有源区包括石墨烯。本发明还提供了由单个石墨烯层形成第一面内栅极、第一有源区、第二有源区和石墨烯沟道的方法。
- 一种异质结双极晶体管基极基座使用单层光罩蚀刻方法-201711173577.2
- 谢骞 - 成都海威华芯科技有限公司
- 2017-11-22 - 2020-01-14 - H01L29/10
- 本发明公开了一种异质结双极晶体管基极基座使用单层光罩蚀刻方法，包括：S1：通过光刻以及通过H
- 外延结构和低开启电压晶体管-201910937902.0
- 颜志泓;蔡文必;魏鸿基 - 厦门市三安集成电路有限公司
- 2019-09-30 - 2020-01-03 - H01L29/10
- 本申请提供了一种外延结构和低开启电压晶体管，涉及半导体领域。外延结构包含复合基电极层和复合发射极层。复合基电极层包含第一基电极层和制备在第一基电极层上的第二基电极层。第一基电极层的材料包含In
- 一种混合沟道化合物半导体器件-201810631911.2
- 不公告发明人 - 夏令
- 2018-06-20 - 2019-12-27 - H01L29/10
- 本发明专利公开了一种混合沟道化合物半导体器件，其中器件的凹槽状栅电极通过控制垂直和横向两种电子沟道，实现常闭型化合物半导体器件。本器件避免了在功率模块中使用常开型化合物半导体晶体管带来的高压短路风险，能够安全的充分发挥化合物半导体晶体管在功率电子中的高效率、耐高压的优势。
- 基于多栅极竖直场效应晶体管的单元架构-201910516722.5
- 都桢湖 - 三星电子株式会社
- 2019-06-14 - 2019-12-24 - H01L29/10
- 提供了一种单元架构。可以提供一种单元架构，其包括竖直场效应晶体管，竖直场效应晶体管具有：用作竖直沟道的至少两个鳍；栅极，其包括围绕第一鳍的第一栅极部分、围绕第二鳍的第二栅极部分、以及提供其间的连接的第三栅极部分；以及顶部源极/漏极，其包括第一鳍上的第一顶部源极/漏极部分和第二鳍上的第二顶部源极/漏极部分。单元架构还包括：栅极接触结构，其连接至第三栅极部分；顶部源极/漏极接触结构，其连接至第一顶部源极/漏极部分和第二顶部源极/漏极部分中的一个，并且用作水平导电布线层；以及金属图案，其位于栅极接触结构和顶部源极/漏极接触结构上，并且通过过孔连接至它们，并且用作竖直导电布线层。
- 高电压半导体器件及其制造方法-201910114415.4
- 朴淳烈;金伦亨;柳惟信 - 爱思开海力士系统集成电路有限公司
- 2019-02-14 - 2019-12-17 - H01L29/10
- 本发明公开了一种高电压半导体器件及其制造方法。所述高电压半导体器件包括：第一导电类型的半导体区，其具有第一区域和第二区域；第一绝缘图案，其设置在半导体区的第一区域之上以具有第一厚度；第二绝缘图案，其设置在半导体区的第二区域之上以具有大于第一厚度的第二厚度；以及栅电极，其设置在第一绝缘图案和第二绝缘图案之上以在第一区域与第二区域之间的边界区域之上具有台阶结构。栅电极具有以下掺杂分布：在第一区域之上分布在栅电极中的杂质离子的最大射程的位置位于与在第二区域之上分布在栅电极中的杂质离子的最大射程的位置基本相同的水平高度。
- 一种具有双高栅的4H-SiC金属半导体场效应晶体管-201610255961.6
- 贾护军;马培苗;杨志辉;柴常春 - 西安电子科技大学
- 2016-04-22 - 2019-12-17 - H01L29/10
- 本发明涉及一种具有双高栅的4H‑SiC金属半导体场效应晶体管，自下而上包括4H‐SiC半绝缘衬底、P型缓冲层、N型沟道层，N型沟道层的两侧分别为源极帽层和漏极帽层，源极帽层和漏极帽层表面分别是源电极和漏电极，N型沟道层上方且靠近源极帽层的一侧形成栅电极，栅电极在N型沟道左侧、右侧、中间分别形成左沟道凹陷区、右沟道凹陷区、中间沟道凹陷区，所述沟道表面和栅电极之间形成左高栅区域和右高栅区域。本发明的优点体现在：漏极电流提高；击穿电压提高；频率特性改善。
- 一种基于GaN的鳍式场效应晶体管器件及其制造方法-201910695422.8
- 马晓华;何皓;张鹏;张濛;吕玲 - 西安电子科技大学
- 2019-07-30 - 2019-12-13 - H01L29/10
- 本发明提供一种基于GaN的鳍式场效应晶体管器件及其制造方法。所述器件，包括依次设置的衬底、缓冲层、势垒层、钝化层，其中：所述势垒层上一端设置有源极、另一端设置有漏极；所述钝化层设置在所述源极和所述漏极之间的势垒层上；所述钝化层中部设置有开口；所述开口对应的势垒层区域中设置有多个凹槽；相邻凹槽之间设置有鳍片；所述钝化层上设置有T型栅极，所述T型栅极覆盖所述凹槽以及所述鳍片；所述凹槽的长度与所述T型栅极底部的长度相等；所述鳍片的厚度与所述凹槽的深度相等；所述凹槽远离所述钝化层部分的宽度大于靠近所述钝化层部分的宽度。
- FINFET栅极氧化物的形成方法-201610555289.2
- 吴政达;张简旭珂;孙钟仁;陈明德;王廷君;程俊杰 - 台湾积体电路制造股份有限公司
- 2016-07-14 - 2019-12-10 - H01L29/10
- 一种半导体器件，包括：半导体鳍、衬里氧化物层、氮化硅基层和栅极氧化物层。半导体鳍具有顶面、与顶面邻近的第一侧表面、以及设置在第一侧表面下方并与第一侧表面邻近的第二侧表面。衬里氧化物层在周围围绕半导体鳍的第二侧表面。氮化硅基层设置为与衬里氧化物层共形。栅极氧化物层设置为与顶面和第一侧表面共形。本发明还提供了FINFET栅极氧化物的形成方法。
- 半导体器件及其制造方法-201611074867.7
- 张哲诚;林志翰 - 台湾积体电路制造股份有限公司
- 2016-11-29 - 2019-12-10 - H01L29/10
- 一种半导体器件包括至少一个半导体鳍、栅电极、至少一个栅极间隔件和栅极电介质。该半导体鳍包括至少一个凹进部分和至少一个沟道部分。栅电极存在于半导体鳍的至少沟道部分上。栅极间隔件存在于栅电极的至少一个侧壁上。栅极电介质至少存在于半导体鳍的沟道部分和栅电极之间。栅极电介质比半导体鳍的沟道部分的至少一个端面延伸更远。本发明实施例涉及半导体器件及其制造方法。
- 高开关比石墨烯异质结场效应管-201920380500.0
- 曾荣周;周细凤 - 湖南工业大学
- 2019-03-25 - 2019-12-10 - H01L29/10
- 本实用新型公开了一种高开关比石墨烯异质结场效应管，包括衬底，衬底上设有沟道材料层石墨烯，沟道材料层石墨烯中部为栅电极区域，栅电极区域上沉积有栅介质，栅介质上沉积有栅金属以形成栅极，栅电极区域两侧分别为源极区域和漏极区域，源极区域、漏极区域分别沉积有源漏金属以形成源漏极，所述沟道材料层石墨烯与衬底之间或沟道材料层石墨烯与栅介质之间设有用于与石墨烯形成异质结的材料层。本实用新型通过在石墨烯沟道下方或上方引入其它材料，形成石墨烯异质结，在栅电压的电场效应的作用下，使异质结石墨烯中的载流子发生耗尽或积累，从而使石墨烯异质结场效应管获得高开关比源漏电流。
- 半导体器件-201910141074.X
- 吴仲健;朴星一;朴宰贤;李炯锡;朴恩实;李允逸 - 三星电子株式会社
- 2019-02-26 - 2019-12-03 - H01L29/10
- 提供了一种半导体器件。所述半导体器件包括：在衬底上沿第一方向延伸的鳍型图案；在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极；位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域；在衬底上沿第一方向延伸的分隔结构，分隔结构包括第一沟槽并与鳍型图案间隔开，并且分割第一栅电极；位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层，层间绝缘层包括第二沟槽，第二沟槽的下表面低于第一沟槽的下表面；以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。
- 静态随机存取存储器-201910820649.0
- 白文琦;李昆鸿;王世铭;黄志森;胡展源 - 上海华力集成电路制造有限公司
- 2019-08-29 - 2019-12-03 - H01L29/10
- 本发明公开了一种静态随机存取存储器，存储单元包括6个鳍式场效应晶体管；各鳍式场效应晶体管包括鳍体、栅极结构、源区和漏区；鳍体和栅极结构的延伸方向垂直；栅极结构包括栅介质层和栅极导电材料层，在延伸到鳍体外部的栅极导电材料层的表面上形成有负电容材料层，引出栅极导电材料层的接触孔形成在负电容材料层的顶部，通过负电容材料层顶部的接触孔连接到由正面金属层互连结构形成的栅引出电极；负电容材料层在栅极导电材料层和栅引出电极之间形成负电容并串联在由半导体衬底、栅介质层和栅极导电材料层组成的介质层电容上。本发明能降低静态随机存取存储器的晶体管的亚阈值摆幅，从而能降低存储器的操作电压，降低能耗和发热量。
- 半导体器件及其制造方法-201610728449.9
- 黄钲谦;刘继文;曾鸿辉;江宗育 - 台湾积体电路制造股份有限公司
- 2016-08-26 - 2019-12-03 - H01L29/10
- 本发明的实施例提供了一种半导体器件，包括：FinFET组件；多个图案化的伪半导体鳍，布置在所述FinFET组件的多个鳍旁；隔离结构，形成在所述图案化的伪半导体鳍上；以及调整组件，形成在所述图案化的伪半导体鳍上，并且电连接至所述FinFET组件。所述图案化的伪半导体鳍的高度比所述FinFET组件的鳍的高度短。本发明的实施例还提供了一种制造半导体器件的方法。
- 一种III族氮化物晶体管外延结构和晶体管器件-201910849437.5
- 何佳琦;汪青;于洪宇 - 南方科技大学
- 2019-09-09 - 2019-11-26 - H01L29/10
- 本发明公开了一种III族氮化物晶体管外延结构。该III族氮化物晶体管外延结构包括衬底以及依次叠层在所述衬底上的成核层，缓冲层，沟道层和势垒层；所述衬底包括多个凹槽结构和位于所述凹槽结构之间的生长窗口；所述成核层位于所述衬底的所述生长窗口；所述缓冲层包括形成在合并区的沿所述生长窗口指向与其相邻的所述凹槽结构的方向外延生长的半极性Ⅲ族氮化物和形成在窗口区的沿与所述衬底所在平面垂直的方向外延生长的所述半极性Ⅲ族氮化物；所述沟道层和所述势垒层均为半极性Ⅲ族氮化物，所述合并区和所述窗口区均延伸到所述沟道层和所述势垒层。该III族氮化物晶体管外延结构有助于实现制备高电子迁移率、低横向漏电的增强型HEMT器件。
- 具有高沟道密度的分离栅VDMOS器件及制造方法-201910819921.3
- 章文通;何俊卿;杨昆;王睿;乔明;王卓;张波;李肇基 - 电子科技大学
- 2019-08-31 - 2019-11-22 - H01L29/10
- 本发明提供一种具有高沟道密度的分离栅VDMOS器件及制造方法，包括：第一导电类型衬底，第一导电类型漂移区，第一导电类型源极接触区，第二导电类型阱区，第二导电类型源端接触区，源极金属接触，第一介质氧化层，第二介质氧化层，第三介质氧化层，第四介质氧化层，控制栅多晶硅电极、分离栅多晶硅电极；本发明在器件台面区引入控制栅浅槽，在满足现有工艺限制且不缩小器件台面宽度的条件下，增加导电沟道，提高器件的沟道密度，所引入的控制栅浅槽几乎不影响器件耐压，使得本发明所述分离栅VDMOS在保持相同的器件耐压的情况下拥有更低的比导通电阻，降低器件的工作损耗。
- 专利分类
