“胡展源”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果99个，建议您升级VIP下载更多相关专利

[发明专利]鳍式晶体管的制造方法-CN201911163069.5有效
发明人：刘厥扬;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-11-25 - 公布日： 2023-09-19 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种鳍式晶体管的制造方法，包括步骤：步骤一、进行半导体衬底的刻蚀形成多个鳍体和位于鳍体之间的浅沟槽；步骤二、采用FCVD工艺形成隔离氧化层将浅沟槽完全填充并延伸到浅沟槽外的鳍体上；步骤三、进行第一次平坦化工艺使隔离氧化层的顶部表面和鳍体的顶部表面相平；步骤四、进行第二次刻蚀工艺将隔离氧化层的顶部表面回刻到低于鳍体的顶部表面；在步骤二完成后以及步骤四进行前，在步骤三进行前、进行过程中或完成后包括对隔离氧化层进行强化处理的步骤。本发明能使鳍体之间的隔离氧化层的顶部表面的碗状凹陷减少或消除，减少后续工艺难度和减少器件损失。
晶体管制造方法

[发明专利]层间膜的制造方法-CN201910808963.7有效
发明人：孙敏强;李昱廷;陈建勋;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-08-29 - 公布日： 2023-09-15 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种层间膜的制造方法，包括步骤：步骤一、提供形成有图形结构的半导体衬底；步骤二、采用填充能力强第一生长工艺形成第一绝缘层将图形间隔区填充并延伸到图形间隔区外，填充同时会形成封闭式空洞；步骤三、以图形结构为研磨终点进行第一次化学机械研磨，在图形结构区域会形成蝶形缺陷同时空洞被打开；步骤四、采用第二生长工艺形成第二绝缘层，第二绝缘层将空洞完全填充同时第二绝缘层的硬度高于第一绝缘层的硬度；步骤五、以图形结构为研磨终点进行第二次化学机械研磨，利用第二绝缘层的硬度提高的特点消除蝶形缺陷。本发明能消除图形间隔区中填充层间膜形成的空洞，还能使图形间隔区顶部的层间膜表面的碟状缺陷降低或消除。
层间膜制造方法

[发明专利]一种提高曝光分辨率的版图结构及制作方法-CN202010446374.1有效
发明人：陈宪宏;曾鼎程;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-05-25 - 公布日： 2023-08-15 - 主分类号： G03F1/00 文献下载
摘要：本发明提供一种提高曝光分辨率的版图结构及制作方法，位于同一图层、形状为条形结构且自上而下依次平行分布的第一至第三图形；第一图形位于第二图形的左上方，第三图形位于第二图形的右下方；第二图形中非端部的一部分定义为第二分段图形；第一图形右边端部图形定义为第一分段图形；第三图形左边端部定义为第三分段图形；第二分段图形向上完全投影于第一分段图形并且向下完全投影于第三分段图形；并且第一分段图形与第三分段图形的长度均大于所述第二分段图形的长度。本发明通过延伸邻近的图形将空间变的紧密,更加适合曝光光源的最佳设定空间周期,有效地提升在曝光时的空间影像对比度,降低工艺变化带宽,并扩大工艺窗口。
一种提高曝光分辨率版图结构制作方法

[发明专利]鳍体制造方法、鳍式场效应晶体管及一鳍体结构-CN202010446428.4有效
发明人：邱岩栈;陈颖儒;刘立尧;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-05-25 - 公布日： 2023-08-15 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及鳍式场效应晶体管的鳍体结构，涉及半导体集成电路制造技术，该鳍体包括位于半导体衬底上的鳍体的第二部分和位于鳍体的第二部分上的鳍体的第一部分，鳍体的第二部分的靠近半导体衬底侧的宽度大于远离半导体衬底侧的宽度，鳍体的第一部分的靠近鳍体的第二部分侧的宽度小于远离鳍体的第二部分的宽度而形成沙漏形鳍体，该鳍体可有效增加闸极与鳍状场效晶体管的接触面积，因而增强闸极控制能力，并当鳍式场效应晶体管处于关断状态时，对于相同顶部宽度和相同高度的长方体的鳍体，沙漏形鳍体形成的鳍式场效应晶体管的漏电流较小，因此可以在不减少鳍式场效应晶体管的表面积的情况下可减小鳍式场效应晶体管的损耗。
体制方法场效应晶体管一鳍体结构

[发明专利]一种半导体器件的制造方法-CN202010476192.9有效
发明人：龚昌鸿;叶婷;胡秀梅;陈建勋;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-05-29 - 公布日： 2023-08-15 - 主分类号： H01L21/8234 文献下载
摘要：本发明提供了一种半导体器件的制造方法，具体包括：提供衬底，上述衬底上形成有对应于密集区晶体管的第一栅极结构和对应于空旷区晶体管的第二栅极结构，上述第一栅极结构高于上述第二栅极结构；在上述第二栅极结构的上方形成缓冲层，上述缓冲层的上表面与上述第一栅极结构的上表面齐平；以及去除上述第一栅极结构的顶部，并在上述第一栅极结构的顶部区域形成硬掩膜填充层。根据本发明所提供的制造方法，能够改善空旷区晶体管的栅极结构上表面的氮化硅残留问题，从而能够有效地改善器件的性能，提高产品良率。
一种半导体器件制造方法

[发明专利]铜制程金属沟槽的制作方法-CN202011174770.X有效
发明人：许涛;叶荣鸿;刘立尧;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-10-28 - 公布日： 2023-08-11 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种铜制程金属沟槽的制作方法，包括步骤：在底层结构上依次形成第一无氮抗反射涂层(NFDARC)、金属硬质掩膜层和第二NFDARC层；进行第一次光刻工艺定义出第一部分金属沟槽开口的形成区域；进行第一次刻蚀工艺形成底部停止在第一NFDARC层的表面的第一部分金属沟槽开口；进行第一次灰化工艺将第一光刻胶图形去除；进行第二次光刻工艺定义出第二部分金属沟槽开口的形成区域；进行第二次刻蚀工艺形成底部停止在第一NFDARC层的表面的第二部分金属沟槽开口；进行第二次灰化工艺将第二光刻胶图形去除。本发明能采用2次曝光两次刻蚀形成金属沟槽的金属硬质掩膜层开口且能避免光刻去胶工艺对金属硬质掩膜层开口的关键尺寸的不利影响。
铜制金属沟槽制作方法

[发明专利]栅极环绕场效应晶体管-CN201910777191.5有效
发明人：白文琦;李昆鸿;王世铭;黄志森;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-08-22 - 公布日： 2023-08-11 - 主分类号： H01L29/78 文献下载
摘要：本申请公开了一种栅极环绕场效应晶体管，包括：栅极结构，该栅极结构从内向外依次包括纳米片状或者纳米线状的沟道、环绕在沟道外的栅氧化层，环绕在栅氧化层外的负电容层以及环绕在负电容层外的顶层金属层；源极结构，源极结构沿沟道的方向位于栅极结构的第一侧，且与栅极结构的沟道接触；漏极结构，漏极结构沿沟道的方向位于栅极结构的第二侧，且与栅极结构的沟道接触，源极结构和漏极结构通过沟道实现导通。本申请通过将器件的栅极设置为栅极环绕结构，使器件的栅极对沟道具有强控制力，通过在栅极环绕结构中设置负电容层，该负电容层的电压放大作用可降低器件的操作电压，进而在一定程度上降低了器件的功耗。
栅极环绕场效应晶体管

[发明专利]进程创建方法、装置、电子设备及计算机可读介质-CN202211085599.4在审
发明人： 胡展源 -专利权人： OPPO广东移动通信有限公司
申请日： 2022-09-06 - 公布日： 2023-06-23 - 主分类号： G06F9/48 文献下载
摘要：本申请公开了一种进程创建方法、装置、电子设备及计算机可读介质,应用于电子设备，包括：响应于子进程创建请求，确定执行所述进程创建请求的父进程，所述子进程创建请求对应有指定页表项，所述指定页表项包括子进程的虚拟地址分段；获取所述父进程的第一页表项，所述第一页表项的物理地址分段为目标地址分段；若所述第一页表项不支持被更改，则将所述子进程的虚拟地址分段指向所述目标地址分段，以得到第二页表项；基于所述第二页表项创建子进程。本申请可以减少创建子进程时，子进程的页表项对内存空间的占用。
进程创建方法装置电子设备计算机可读介质

[发明专利]内存回收方法、装置、电子设备及存储介质-CN202211090975.9在审
发明人： 胡展源 -专利权人：广东明创软件科技有限公司
申请日： 2022-09-07 - 公布日： 2023-06-13 - 主分类号： G06F12/02 文献下载
摘要：本申请公开了一种内存回收方法、装置、电子设备及存储介质，该方法包括：响应于内存回收指令，确定待回收的已引用页面；若待回收的已引用页面是经过预查处理的页面，对待回收的已引用页面进行回收，预查处理是指在确定具有关联关系的多个关联页面中，存在与页表项具有映射关系的已引用关联页面时，删除已引用关联页面与页表项之间的映射关系。本申请通过预查处理提前对已引用关联页面与页表项之间的映射关系进行删除，以对经过预查处理的待回收的已引用页面直接进行回收，从而提高内存回收的效率，进而达到降低内存回收负载的效果。
内存回收方法装置电子设备存储介质

[发明专利]一种改善离子注入机台精度的方法-CN202011561830.3有效
发明人：周真真;刘厥扬;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-12-25 - 公布日： 2023-06-13 - 主分类号： H01J37/317 文献下载
摘要：本发明提供一种改善离子注入机台精度的方法，利用基准机台进行方块电阻Rs测试；对该被验证机台进行方块电阻敏感性测试；在相同测试条件下测试基准机台与被验证机台的方块电阻差异值，通过对被验证机台做离子注入的剂量微调，使被验证机台与基准机台的方块电阻Rs匹配；定义离子注入相对破坏程度Q，分别根据基准机台与被验证机台的Q值与方块电阻Rs的关系，得出方块电阻Rs值随Q变化的曲线并计算曲线的交点对应的Rs和Q值；分别对基准机台与被验证机台的测试条件进行微调，得到曲线交点Rs和Q值对应的注入程序；利用二次离子质谱分析验证基准机台与被验证机台的二次离子质谱SIMS结果是否匹配。
一种改善离子注入机台精度方法

[发明专利]PMOS和NMOS的集成结构及其制造方法-CN202010242676.7有效
发明人：杨名;黄志森;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-03-31 - 公布日： 2023-06-09 - 主分类号： H01L27/092 文献下载
摘要：本发明公开了一种PMOS和NMOS的集成结构，PMOS具有第一栅极结构，NMOS具有第二栅极结构；第一栅极结构包括栅介质层、第一功函数层和金属栅；第二栅极结构包括栅介质层、第二功函数层和金属栅；第一功函数层由第一镍层组成；第二功函数层由镍钽合金层组成，镍钽合金层由第一镍层和形成于第一镍层表面的第二钽层在热退火处理作用下金属互相扩散形成。本发明还公开了一种PMOS和NMOS的集成结构的制造方法。本发明不需要对第一功函数层进行刻蚀，能减少对栅介质层的破坏，提高制程工艺窗口，还能降低工艺复杂性。
pmos nmos 集成结构及其制造方法

[发明专利]N型FET及其制造方法-CN202010277146.6有效
发明人：白文琦;王世铭;黄志森;胡展源;李昆鸿 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-04-10 - 公布日： 2023-06-09 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种N型FET，晕环注入区位于轻掺杂漏区底部并将轻掺杂漏区包覆；N型FET具有降低漏电流的优化结构，优化结构包括：晕环注入区的掺杂杂质由采用共同离子注入工艺掺入的BF2和碳组成；轻掺杂漏区的掺杂杂质为砷；晕环注入区的BF2的掺杂浓度和掺杂深度具有第一设置结构以及轻掺杂漏区的砷掺杂浓度具有第二设置结构；在保证NFET的开启电流满足目标值的条件下，在第一设置结构中降低BF2的掺杂浓度以及增加BF2的掺杂深度，在第二设置结构中降低砷掺杂浓度并结合晕环注入区的碳掺杂来使亚阈值电漏电流得到保持或降低。本发明还公开了一种N型FET的制造方法。本发明能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电。
fet 及其制造方法

[发明专利]P型FET及其制造方法-CN202010277149.X有效
发明人：白文琦;王世铭;黄志森;胡展源;李昆鸿 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-04-10 - 公布日： 2023-06-09 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种P型FET，晕环注入区包括具有独立调节亚阈值漏电流的第一晕环注入子区和具有独立调节漏端结漏电流的第二晕环注入子区；第一晕环注入子区的结深大于轻掺杂漏区的结深但是小于漏区的结深，第一晕环注入子区横向延伸到对应的轻掺杂漏区的侧面外的沟道区中，第一晕环注入子区将轻掺杂漏区的底部表面和侧面包覆；第二晕环注入子区的结深大于第一晕环注入区的结深，第二晕环注入子区位于轻掺杂漏区的侧面内侧且位于轻掺杂漏区的底部，第二晕环注入子区将对应的源区或漏区的位于轻掺杂漏区底部的侧面包覆。本发明还公开了一种P型FET的制造方法。本发明能同时降低器件的亚阈值漏电流和结漏电流，实现极低漏电。
fet 及其制造方法

[发明专利]OPC监控图形生成方法及其生成模块-CN202010729775.8有效
发明人：邹健;曾鼎程;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-07-27 - 公布日： 2023-06-09 - 主分类号： G03F7/20 文献下载
摘要：本发明公开了一种OPC监控图形生成方法，包括：在excel中录入监控图形参数，excel中的一行表示同一个器件的监控图形参数；读入excel中监控图形参数，计算各监控图形参数每个构成部分左下角与右上角在定义平面直角坐标系中的坐标，形成多个坐标组；将各坐标组标识并存储；读取坐标组，将每个坐标组填充形成一个矩形单元，将器件各构成部分对应的矩形单元组合以形成OPC监控图形，并转换形成表示光刻版图的文件。本发明还公开了一种OPC监控图形生成模块。本发明能将所有OPC监控图形和注释文字通过图案表示，能弥补现有TPGEN技术缺陷，能够生成高整合度和极高复杂度的图案，简化OPC监控图形的绘制难度，提高OPC监控图形绘制效率。
opc 监控图形生成方法及其模块

[发明专利]非晶硅结构的制造方法-CN202010242670.X有效
发明人：龚昌鸿;胡宗福;胡秀梅;陈建勋;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2020-03-31 - 公布日： 2023-04-07 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种非晶硅结构的制造方法，包括步骤：步骤一、在表面具有图形结构的半导体衬底表面上形成非晶硅层；步骤二、在非晶硅层的表面形成第一氧化硅层，第一氧化硅层中至少包括一层采用FCVD工艺生长的FCVD氧化硅子层；利用FCVD工艺使第一氧化硅层表面平坦化；步骤三、进行退火使FCVD氧化硅子层致密化；步骤四、采用等向性刻蚀工艺对第一氧化硅层和非晶硅层进行刻蚀并停止在非晶硅层的目标厚度上。本发明能简化非晶硅层的平坦化和厚度控制工艺并降低工艺难度，能提高器件电学性能和电性匹配度以及提高产品良率，适用于技术节点不断缩小的需要。
非晶硅结构制造方法

1
2
3
4
5
6
7
下一页»
尾页
共 99 条