[发明专利]金属栅极结构无效
| 申请号： | 201110104782.X | 申请日： | 2011-04-26 |
| 公开（公告）号： | CN102760758A | 公开（公告）日： | 2012-10-31 |
| 发明（设计）人： | 林坤贤;黄信富;李宗颖;蔡旻錞;许启茂;林进富 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L29/49 | 分类号： | H01L29/49;H01L29/51 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 彭久云 |
| 地址： | 中国台湾新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种金属栅极结构，该金属栅极结构包括有高介电常数栅极介电层、含氮层、功函数金属层、以及氮捕陷层。该含氮层设置于该功函数金属层与该高介电常数栅极介电层之间；而该氮捕陷层设置于该功函数金属层与该高介电常数栅极介电层之间，且该氮捕陷层不包括任何氮离子或包括低浓度氮离子。 | ||
| 搜索关键词： | 金属 栅极 结构 | ||
【主权项】：
一种金属栅极结构，包括有：高介电常数栅极介电层；功函数金属层；含氮层，设置于该功函数金属层与该高介电常数栅极介电层之间；以及氮捕陷层，设置于该功函数金属层与该高介电常数栅极介电层之间，且该氮捕陷层不包括任何氮离子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110104782.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 金属栅MOS晶体管-201910808495.3
- 翁文寅 - 上海华力集成电路制造有限公司
- 2019-08-29 - 2019-11-12 - H01L29/49
- 本发明公开了一种金属栅MOS晶体管，包括：栅极结构、沟道区、源区和漏区。栅极结构包括栅介质层和金属栅；栅介质层形成在半导体衬底表面，被栅极结构所覆盖的半导体衬底组成沟道区；短沟道效应抑制结构设置在栅极结构中同时避免在沟道区中设置短沟道效应抑制结构；在栅介质层和所述金属栅之间设置有功函数层，短沟道效应抑制结构作为功函数层的一部分叠加在功函数层中，短沟道效应抑制结构使金属栅MOS晶体管的阈值电压增加且阈值电压增加值用以抵消沟道区的长度缩短所造成的阈值电压的减少量。本发明能抑制器件的短沟道效应，同时不会降低沟道载流子的迁移率，能提高器件的性能。
- 半导体器件和晶体管-201510843927.6
- 颜智洋;刘致为;赖德全;丁媛文 - 台湾积体电路制造股份有限公司;刘致为
- 2015-11-27 - 2019-08-09 - H01L29/49
- 本发明提供具有可变正电容器的负电容栅极堆叠结构，以实现具有提高的电压增益的无磁滞负电容场效应晶体管(NCFET)。栅极堆叠结构通过利用铁电性负电容器与具有半导体材料(诸如多晶硅)的可变正电容器的组合来提供有效的铁电性负电容器，从而有效的铁电性负电容器随着所施加的栅极电压而变化。我们的模拟结果显示出，具有可变正电容器的NCFET不仅可以实现非磁滞ID‑VG曲线而且可以实现更好的亚阈值斜率。
- 氧化锶栅介质层柔性氧化物薄膜晶体管及其制造方法-201910138860.4
- 秦国轩;裴智慧 - 天津大学
- 2019-02-25 - 2019-06-21 - H01L29/49
- 本发明涉及柔性器件领域，为设计并制备一种基于SrOx栅介质层的底栅结构晶体管，采用磁控溅射的低温工艺，在较为简便的工艺中设计并制备底部驱动的柔性薄膜晶体管，能够极大丰富晶体管作为电路元器件的用处，使得该柔性器件在大规模集成电路和光电器件的应用提供可能，本发明，氧化锶栅介质层柔性氧化物薄膜晶体管及其制造方法，聚酰亚胺PI柔性衬底自下而上依次为金属底栅层、SrOx栅介质膜和氧化铟In2O3薄膜，金属底栅层引出栅极，顶部设置源、漏电极，源、漏电极分别与SrOx栅介质膜和In2O3薄膜连通。本发明主要应用于柔性器件、晶体管设计制造场合。
- 金属栅极、半导体器件及其制造方法-201711107856.9
- 邓浩;徐建华 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-11-10 - 2019-05-21 - H01L29/49
- 本发明提供一种金属栅极、半导体器件及其制造方法，所述金属栅极包括功函数层，所述功函数层的上表面和/或下表面上形成有掺杂硅和/或锗的功函数保护层，硅和/或锗的掺入能够形成非晶结构，能够将原本纯的基材中沿垂直方向生长的柱状晶结构细化，并演变为等轴晶或者无明显晶粒边界的结构，致密性显著提高，在用于PMOS晶体管时可以阻挡外界的铝原子等向所述功函数层中扩散，在用于NMOS晶体管时可以阻挡所述功函数层中的铝原子等向外界扩散，从而能够改善铝等扩散对金属栅极的功函数的影响，提高器件的可靠性和电学性能。
- 一种具有部分高掺杂沟道4H-SiC金半场效应管-201610256739.8
- 贾护军;杨志辉;马培苗;杨银堂 - 西安电子科技大学
- 2016-04-22 - 2019-01-25 - H01L29/49
- 本发明属于场效应晶体管技术领域，特别是公开了一种具有部分高掺杂沟道4H‑SiC金半场效应管；旨在提供能够提高输出电流和器件跨导，改善频率特性的一种具有部分高掺杂沟道4H‑SiC金半场效应管；采用的技术方案为：自下而上设置有4H‑SiC半绝缘衬底、P型缓冲层、N型沟道层，N型沟道层的两侧分别设置有源极帽层和漏极帽层，N型沟道层中部且靠近源极帽层的一侧设置有栅区域，栅区域在N型沟道两侧形成左侧沟道凹陷区和右侧沟道凹陷区，左侧沟道凹陷区和右侧沟道凹陷区的深度为0.05‑0.1μm，左侧沟道的宽度为0.5μm，右侧沟道的宽度为1μm，在左侧沟道凹陷区正下方区域为具有高掺杂浓度的沟道高掺杂区域。
- 互补金属氧化物半导体电路及其制造方法-201310606755.1
- 卢径奉;李美梨;罗相君;李宪晟 - 爱思开海力士有限公司
- 2013-11-25 - 2019-01-15 - H01L29/49
- 一种半导体器件包括半导体衬底和形成在半导体衬底之上的栅绝缘层。在栅绝缘层之上形成栅电极。栅电极包括含硅电极，含硅电极包括掺杂剂、捕获掺杂剂的捕获材料以及控制掺杂剂的激活的激活控制材料。
- SiC-LDMOS功率器件及其制备方法-201510167697.6
- 程新红;夏超;王中健;徐大伟;曹铎;郑理;沈玲燕;王谦;俞跃辉 - 中国科学院上海微系统与信息技术研究所
- 2015-04-09 - 2018-12-04 - H01L29/49
- 本发明提供一种SiC‑LDMOS功率器件及其制备方法，包括：P‑型衬底；P型外延层；N型外延层；第一沟槽，形成于所述N型外延层之中；绝缘层，填充于所述第一沟槽之内；多个N型多晶硅层，自下而上间隔分布于所述绝缘层中；所述第一沟槽的一侧形成有P‑型阱，所述P‑型阱中形成有N+型源区及与所述N+型源区相连的P+型层，所述N+型源区表面形成有源极金属，所述N+型源区与所述第一沟槽之间的表面形成有绝缘栅以及栅金属层；所述第一沟槽的另一侧形成有N+型漏区，所述N+型漏区表面形成有漏极金属。本发明可以提高器件耐压，在器件导通时，可以极大的提高漂移区电流，降低器件的导通电阻，提高器件的功率因子。
- 半导体器件以及用于制造半导体器件的方法-201310741171.5
- 金子贵昭;砂村润;林喜宏 - 瑞萨电子株式会社
- 2013-12-27 - 2018-11-09 - H01L29/49
- 本发明涉及半导体器件以及用于制造半导体器件的方法。本发明可以增加在布线层中形成的有源元件中的栅极绝缘膜的选择性。根据本发明的半导体器件具有使用形成于布线层中的Al布线之上的抗反射膜作为栅极布线的底栅型晶体管。
- 半导体器件及其制作方法-201310684018.3
- 蒋莉 - 中芯国际集成电路制造（上海）有限公司
- 2013-12-12 - 2018-10-23 - H01L29/49
- 本发明公开了一种半导体器件及其制作方法。该半导体器件包括：半导体衬底；层间介电层，所述层间介电层位于所述半导体衬底上，且所述层间介电层中形成有暴露所述半导体衬底的凹槽；以及栅极结构，所述栅极结构位于所述凹槽内，所述栅极结构包括栅极介电层和位于所述栅极介电层之上的栅极金属层，所述栅极金属层的至少上部由钨合金形成。根据本发明的半导体器件在化学机械抛光过程中，栅极金属层的表面不易出现断裂等缺陷，不会对半导体器件的性能带来不利影响。
- 半导体器件栅极叠层-201780006616.1
- 鲍如强;S·克瑞什南;权彦五;V·纳拉亚南 - 国际商业机器公司
- 2017-01-06 - 2018-09-28 - H01L29/49
- 一种用于制造半导体器件的栅极叠层的方法，包括：在器件的沟道区上方形成第一介电层；在第一介电层上方形成阻挡层；在阻挡层上方形成第一栅金属层；在第一栅极金属层上方形成覆盖层；去除阻挡层、第一栅极金属层和覆盖层的一部分以暴露栅极堆叠的p型场效应晶体管(pFET)区域中的第一介电层的一部分，在覆盖层和第一介电层的暴露部分之上沉积第一氮化物层；在第一氮化物层之上沉积清除层；在清除层之上沉积第二氮化物层；以及在第二氮化物层之上沉积栅极电极材料。
- 半导体器件及其制造方法-201810162659.5
- 李炳训;金贤陈;罗勋奏;徐圣仁;李灿珩;李厚容;郑圣勋;玄尚镇 - 三星电子株式会社
- 2018-02-27 - 2018-09-25 - H01L29/49
- 本申请提供了一种半导体装置以及一种制造半导体装置的方法。所述半导体装置包括：位于衬底上的栅绝缘层、位于栅绝缘层上的第一功函数调整层、在第一功函数调整层上且与第一功函数调整层接触的下阻挡导电层以及在下阻挡导电层上且与下阻挡导电层接触的上阻挡导电层。上阻挡导电层和下阻挡导电层包括共同的材料，例如，它们可以各自包括氮化钛(TiN)层。
- 具有HKMG的PMOS-201810330260.3
- 王世铭;黄志森;许佑铨 - 上海华力集成电路制造有限公司
- 2018-04-13 - 2018-08-17 - H01L29/49
- 本发明公开了一种具有HKMG的PMOS，HKMG包括栅介质层和金属栅，在栅介质层和金属栅之间具有第一功函数层和第二功函数层，第一功函数层为PMOS的功函数层；第二功函数层为NMOS的功函数层，在第一功函数层和第二功函数层之间具有第一阻障层，第一功函数层、第一阻障层和第二功函数层形成叠加的结构，第一阻障层用于防止第二功函数层和金属栅的材料对第一功函数层的影响，使PMOS的性能稳定。本发明能防止金属栅的金属材料穿透到底部的PMOS管的功函数层中，从而能提高PMOS的稳定性；不需要额外增加光罩，不会增加工艺的复杂性，工艺成本低；不会影响到NMOS的特性。
- 金属栅极结构及其制造方法-201510104089.0
- 光心君;余宗兴;许义明;李俊毅 - 台湾积体电路制造股份有限公司
- 2015-03-10 - 2018-07-20 - H01L29/49
- 本发明提供了一种半导体结构，该半导体结构包括：设置在衬底上方的栅极结构，其中，栅极结构包括：高k介电层和功函结构。高k介电层包括基部和侧部，侧部从基部的端部延伸，侧部基本上垂直于基部。功函结构包括：设置在高k介电层上方的第一金属；和设置在第一金属上方并且包括底部和从底部的端部延伸的侧壁部分的第二金属，其中，第一金属包括与第二金属不同的材料，并且侧壁部分和底部之间的界面的长度与位于高k介电层内的底部的长度呈预定比率。本发明涉及金属栅极结构及其制造方法。
- 高持久性非易失性存储单元-201410770312.0
- 施宏霖;才永轩;曹淳凯;刘珀玮;黄文铎;许祐凌 - 台湾积体电路制造股份有限公司
- 2014-12-15 - 2018-07-20 - H01L29/49
- 本发明涉及非易失性存储单元结构和相关方法。非易失性存储单元包括具有通过浮栅桥连接在一起的浮置栅极的彼此间隔开的两个晶体管。在操作过程中，非易失性存储器单元从第一晶体管编程和擦除并且从另一个第二晶体管读出。由于两个晶体管的浮置栅极连接在一起并且与其他的周围的层绝缘，存储的电荷可以受到第一晶体管的控制并且影响第二晶体管的阈值。
- 一种显示用电子器件铜合金电极-201720864085.7
- 姚日晖;卢宽宽;彭俊彪;宁洪龙;胡诗犇;陶瑞强;刘贤哲;陈建秋;徐苗;王磊 - 华南理工大学
- 2017-07-17 - 2018-04-10 - H01L29/49
- 本实用新型属于电子器件技术领域，公开了一种显示用电子器件铜合金电极。所述铜合金电极由依次层叠的衬底、铜合金薄膜导电主体层和纯铝薄膜缓冲阻挡层构成，所述导电主体层厚度为20～1000nm，缓冲阻挡层的厚度为5～200nm。本实用新型制备的铜合金电极具有高结合强度，低电阻率，与绝缘层兼容性好，工艺简单，成本低廉的优点。
- 包括邻近晶体管的集成结构-201510126062.1
- M·巴蒂斯塔;F·塔耶特 - 意法半导体(鲁塞)公司
- 2015-03-20 - 2018-04-06 - H01L29/49
- 一种集成结构包括具有覆在第一栅极电介质之上的第一可控栅极区域的第一MOS晶体管以及邻近第一MOS晶体管并且具有覆在第一栅极电介质之上的第二可控栅极区域的第二MOS晶体管。公共传导区域覆在第一栅极区域和第二栅极区域之上并且通过第二栅极电介质与其分离。公共传导区域包括定位在第一栅极区域和第二栅极区域的部分之上的连续元件以及从连续元件朝向衬底向下延伸直到第一栅极电介质的分支。分支被定位在第一栅极区域和第二栅极区域之间。
- 用于分栅式闪存的接触结构-201310554527.4
- 庄学理;吴伟成;高雅真;黄进义 - 台湾积体电路制造股份有限公司
- 2013-11-07 - 2018-01-05 - H01L29/49
- 本发明提供了一种集成电路结构，包括形成存储阵列的多个闪存单元，其中，多个闪存单元中的每一个都包括选择栅极和存储栅极。选择栅电极包括包含多晶硅的第一部分，其中，第一部分形成存储阵列的列的选择栅极，以及电连接至第一部分的第二部分，其中，第二部分包括金属。存储栅电极具有形成存储阵列的列的存储栅极的部分。本发明还提供了一种形成集成电路结构的方法。
- 一种化合物半导体金属接触电极-201710266352.5
- 任华;程岸;汪耀祖;杨斌 - 杭州立昂东芯微电子有限公司
- 2017-04-21 - 2017-11-28 - H01L29/49
- 本发明属于半导体技术领域。本发明公开了一种化合物半导体金属接触电极，将传统的非合金类金属电极Ti/Pt/Au、Pt/Ti/Pt/Au和合金类金属电极AuGe/Ni/Au中的铂Pt和金锗AuGe用钯Pd或钯锗Pd/Ge替代，并将顶层贵重金属Au用铜Cu或者银Ag代替，获得包含金属导电层、粘结层和包含金属导电层、扩散阻隔层、粘接层的两种金属接触电极，其中金属导电层为Cu或Ag层，扩散阻隔层为Pd或Ti/Pd层，粘接层为Ti、Pd或Pd/Ge层。本发明中的化合物半导体金属接触电极具有接触电阻低、本征电导率高、热稳定性好、与半导体连接的粘合力强且生产制造成本低等优点。
- 一种显示用电子器件铜合金电极及其制备方法-201710582067.4
- 姚日晖;卢宽宽;彭俊彪;宁洪龙;胡诗犇;陶瑞强;刘贤哲;陈建秋;徐苗;王磊 - 华南理工大学
- 2017-07-17 - 2017-11-21 - H01L29/49
- 本发明属于电子器件材料制备技术领域，公开了一种显示用电子器件铜合金电极及其制备方法。所述方法包括如下制备步骤(1)在衬底上沉积20～1000nm厚度的铜合金薄膜作为导电主体层；(2)在铜合金薄膜上沉积5～200nm厚度的纯铝薄膜作为缓冲阻挡层。步骤(1)和步骤(2)完成后可选择性在温度100～500℃的条件下进行退火0.5～2h。所述铜合金薄膜的材料成分包括铜、铬和锆。本发明制备的铜合金电极具有高结合强度，低电阻率，与绝缘层兼容性好，工艺简单，成本低廉的优点。
- 半导体装置-201710269210.4
- 长隆之;越冈俊介;横山雅俊;山崎舜平 - 株式会社半导体能源研究所
- 2012-10-24 - 2017-09-22 - H01L29/49
- 本发明的一个方式的课题是提供一种具有使用氧化物半导体的晶体管的可靠性高的半导体装置。在设置在玻璃衬底上的底栅结构的交错型晶体管的半导体装置中，在栅电极层上设置依次层叠其组成彼此不同的第一栅极绝缘膜及第二栅极绝缘膜的栅极绝缘膜。或者在底栅结构的交错型的晶体管中，在玻璃衬底和栅电极层之间设置保护绝缘膜。将在第一栅极绝缘膜与第二栅极绝缘膜之间的界面处或在栅电极层与栅极绝缘膜之间的界面处的包含在玻璃衬底中的金属元素的浓度设定为5×1018atoms/cm3以下(优选为1×1018atoms/cm3以下)。
- 沉积薄膜晶体管的方法与系统-201180043434.4
- E·谢尔;O·格劳;R·韦伯;U·施赖伯 - 应用材料公司
- 2011-08-31 - 2017-04-12 - H01L29/49
- 本发明提供一种用于在基板(102)上方形成薄膜晶体管栅极绝缘层(100、302)的方法，该基板(102)设置在处理腔室(104)中。该方法包含将处理气体(116)引进，以在该处理腔室(104)中产生等离子体；将该基板(102)加热到介于50℃与350℃之间的基板处理温度；以及通过在中等频率下溅射靶组件(108)来在经加热的该基板(102)上方沉积氧化硅、氧氮化硅或氮化硅。
- 基于Ge衬底的La基介质材料高K金属栅结构及制备方法-201611024689.7
- 刘红侠;王永特;赵璐;汪星;费晨曦;冯兴尧 - 西安电子科技大学
- 2016-11-16 - 2017-03-22 - H01L29/49
- 本发明公开了一种基于Ge衬底的La基介质材料高K金属栅结构及制备方法。主要解决传统高K金属栅结构栅氧化层介电常数低和栅极金属向栅氧化层扩散的问题。该结构自下而上包含Ge衬底(1)、La基高k栅介质薄膜(2)、TiN阻挡层(3)、Ti氧元素吸附层(4)以及重金属Pt栅电极(5)，其中La基高k栅介质薄膜采用厚度为6‑12nm的La2O3或LaAlO3或La2O3/Al2O3叠层结构；TiN阻挡层厚度为2‑4nm；Ti氧元素吸附层厚度为3‑6nm；重金属Pt栅电极厚度为100‑200nm。本发明具有栅氧化层介电常数高、栅氧化层/衬底界面特性好，可用于制造高介电性能的金属氧化物半导体场效应晶体管。
- 薄膜晶体管及其制造方法-201510511335.4
- 赵景训;卜凡中;徐磊;郭瑞 - 昆山工研院新型平板显示技术中心有限公司;昆山国显光电有限公司
- 2015-08-19 - 2017-03-01 - H01L29/49
- 本发明提供了一种薄膜晶体管及其制造方法，其中，所述薄膜晶体管包括形成于一衬底上的栅极；形成于所述栅极上的绝缘层，形成于所述绝缘层上的半导体层；形成于所述半导体层上的源极和漏极；所述源极和漏极位于所述半导体层的两端并与之相连接；其中，所述绝缘层包括第一绝缘层和第二绝缘层，所述第二绝缘层设置于所述第一绝缘层与半导体层之间。在本发明提供的薄膜晶体管及其制造方法中，通过采用双层结构的绝缘层，在改善界面特性的同时修复半导体层的缺陷，从而提高薄膜晶体管的性能。
- 三维半导体元件及其制造方法-201510265966.2
- 古绍泓;李智雄 - 旺宏电子股份有限公司
- 2015-05-22 - 2017-01-04 - H01L29/49
- 本发明提供了改善的半导体存储器元件及制造此类半导体存储器元件的方法。该半导体存储器元件中，栅极结构包括：一基板；一第一介电层，沿该基板配置；一第一导电层，沿该第一介电层配置；以及一第二介电层，沿该第一导电层配置，其中该第一导电层包括多个p型掺杂物及多个n型掺杂物，且其中该些p型掺杂物形成一p型掺杂物区域，且该些n型掺杂物形成一n型掺杂物区域。此方法可包含于导体层中形成p-n结。此方法能够产生尺寸缩减的半导体存储器元件。
- 用于LCD-TFT应用的在高CTE、低延迟的聚合物膜上的IGZO氧化物TFT的制造-201480053219.6
- E.C.W.欧;S.桑卡兰;K.M.S.马;C.赫斯勒;A.施密特 - 科思创德国股份有限公司
- 2014-09-25 - 2016-07-20 - H01L29/49
- 本发明提供在聚合物基材上的TFT和用于制备TFT的方法。TFT由于其特性，特别适合与作为在LCD显示器和太阳能电池器件的背板的应用。
- 薄膜晶体管、阵列基板、显示装置及阵列基板的制作方法-201510263813.4
- 刘翔 - 京东方科技集团股份有限公司
- 2015-05-21 - 2015-08-26 - H01L29/49
- 本发明提供了一种薄膜晶体管、阵列基板、显示装置及阵列基板的制作方法，该薄膜晶体管包括栅极、栅极绝缘层、有源层以及源漏极，其中，所述栅极、所述有源层以及所述源漏极中的至少一者由透明导电的纳米碳材料形成。本发明实施方式提供的薄膜晶体管采用透明导电的纳米碳材料形成，相比现有工艺所采用的金属或合金材料，纳米碳材料不但电阻率更小，而且透明度以及柔韧性更好，因此所得到的薄膜晶体管不但具有更好的信号传输性能，能够有效减小信号延迟，而且还有更好的透光性和柔韧性。
- 金属栅极结构及其制作方法-201310395528.9
- 郑存闵;何念葶;陈健豪;张净云;黄信富;蔡旻錞;孙启原;许启茂 - 联华电子股份有限公司
- 2013-09-03 - 2015-03-18 - H01L29/49
- 本发明公开一种金属栅极结构及其制作方法。该金属栅极结构包含一半导体基底、一栅极介电层、一多层结构的P型功函数层以及一导电金属层。栅极介电层设置于半导体基底上。多层结构的P型功函数层设置于栅极介电层上，且多层结构的P型功函数层包含至少一结晶状(crystalline)P型功函数层以及至少一非结晶状(amorphous)P型功函数层。此外，导电金属层设置于多层结构的P型功函数层上。
- 电荷储存结构及其制造方法以及非易失性存储器结构-201310195693.X
- 邱永汉;倪志荣;蒋汝平;谢荣源 - 华邦电子股份有限公司
- 2013-05-23 - 2014-12-03 - H01L29/49
- 本发明公开了一种电荷储存结构及其制造方法以及非易失性存储器结构。电荷储存结构设置于衬底上的介电层上，且包括第一未经掺杂电荷储存层以及经掺杂电荷储存层。第一未经掺杂电荷储存层设置于介电层上。经掺杂电荷储存层设置于第一未经掺杂电荷储存层上。
- 具有器件收益和生产率改进的金属栅极结构-201310279559.8
- 钟鸿钦;蔡向荣;李显铭;洪正隆;魏孝宽 - 台湾积体电路制造股份有限公司
- 2013-07-04 - 2014-05-21 - H01L29/49
- 本发明提供了半导体结构。半导体结构包括半导体衬底和设置在半导体衬底上的栅叠层。栅叠层包括高k介电材料层、位于高k介电材料层上方的富钛TiN层以及设置在富钛TiN层上方的金属层。金属层包括铝。本发明还提供了具有器件收益和生产率改进的金属栅极结构。
- 沟槽型栅极及制造方法-201210271234.0
- 柯行飞;李江华;张朝阳 - 上海华虹NEC电子有限公司
- 2012-07-31 - 2014-02-12 - H01L29/49
- 本发明公开了一种沟槽型栅极，其是在传统的屏蔽栅处通过离子注入形成一个PN结，以获得更低的栅极电容，实现器件开关速度的提高和损耗的降低。本发明还公开了所述沟槽型栅极的制造方法。
- 专利分类
