专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果684360个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体结构及其形成方法-CN202110287734.2在审
  • 林宏升 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2021-03-17 - 2022-09-27 - H01L27/092
  • 一种半导体结构及其形成方法,形成方法包括:提供衬底,包括NMOS和PMOS;在NMOS和PMOS的衬底上形成分立的沟道结构,沟道结构包括一个或多个堆叠的沟道叠层,每个沟道叠层包括牺牲层以及位于牺牲层上的沟道层,NMOS沟道层的高宽比小于PMOS沟道层的高宽比,沿沟道结构的延伸方向,沟道结构包括沟道;去除沟道的牺牲层;去除沟道的牺牲层后,在沟道中,形成环绕覆盖沟道层的栅介质层;形成横跨沟道层的栅极结构在NMOS中,通过使沟道层的高宽比较小,以便于增大沟道层的宽度,从而有利于增大NMOS的工作电流,而在PMOS中,通过使沟道层的高宽比较大,以便于增大沟道层的高度,从而有利于增大PMOS的工作电流。
  • 半导体结构及其形成方法
  • [发明专利]半导体器件及其制造方法-CN201110376996.2有效
  • 三重野文健 - 中芯国际集成电路制造(北京)有限公司
  • 2011-11-24 - 2013-06-05 - H01L29/78
  • 根据本发明的半导体器件包括:在衬底上形成的一个或更多个鳍片,所述鳍片具有由半导体材料形成的第一半导体层,并且所述第一半导体层具有:源和漏;在源和漏之间的沟道,所述沟道具有第一导电类型;以及沟道控制,其与沟道邻接以用于控制沟道,所述沟道控制至少形成在所述第一半导体层的沿着所述沟道沟道方向的两个侧面的部分表面中,并且与所述沟道的沿着所述沟道方向的两个侧面的至少部分表面邻接,所述沟道控制具有与所述第一导电类型相反的第二导电类型;以及栅极,其从所述沟道控制的外侧与所述沟道控制邻接。
  • 半导体器件及其制造方法
  • [发明专利]一种半导体结构及其制作方法-CN202210989437.7在审
  • 唐怡;何政 - 长鑫存储技术有限公司
  • 2022-08-17 - 2022-11-11 - H01L27/108
  • 本公开实施例涉及半导体领域,提供一种半导体结构及其制作方法,其中,半导体结构包括:有源柱,有源柱包括沟道以及分别位于沟道两侧的第一掺杂以及第二掺杂沟道包括第一沟道和第二沟道,第一沟道与第一掺杂相邻接,第二沟道与第二掺杂相邻接且位于第一沟道与第二掺杂之间,第一掺杂、第二沟道以及第二掺杂均具有第一掺杂类型,第一沟道具有第二掺杂类型,第一掺杂类型为N型或者P型中的一者,第二掺杂类型为N型或者P型中的另一者;栅极,栅极位于沟道的表面。
  • 一种半导体结构及其制作方法
  • [发明专利]阵列基板及显示面板-CN202211051193.4在审
  • 罗传宝 - 深圳市华星光电半导体显示技术有限公司
  • 2022-08-30 - 2022-12-30 - H01L27/12
  • 本发明公开了一种阵列基板及显示面板,阵列基板包括基板、氧化物半导体层、栅极绝缘层、栅极、层间绝缘层和源漏极金属层,氧化物半导体层包括沟道和导体化沟道包括第一沟道和第二沟道,第一沟道区位于第二沟道和导体化之间;栅极绝缘层包括第一子部和第二子部,第一子部对应第一沟道,第二子部对应第二沟道,第一子部的厚度小于第二子部的厚度。通过将栅极绝缘层进行厚度差异化设计,有利于降低栅极绝缘层向氧化物半导体层中的导体化沟道之间的搭接区域(第一沟道)内的氢扩散,增大了有效沟道的长度,有利于实现窄沟道
  • 阵列显示面板
  • [发明专利]JFET及其制造方法-CN201610194142.5有效
  • 钱文生 - 上海华虹宏力半导体制造有限公司
  • 2016-03-30 - 2019-02-05 - H01L29/423
  • 本发明公开了一种JFET,JFET集成于LDMOS中,JFET的栅极埋在JFET的漂移中;由横向位置和JFET的栅极相同的JFET的漂移组成JFET的沟道,JFET的栅极沟道中呈悬浮式结构,JFET的沟道在纵向上被栅极区隔开成上沟道和下沟道,JFET的沟道的宽度为上下沟道的宽度和。本发明能在栅极的结深发生改变时,使沟道的宽度保持不变,从而能使器件的夹断电压和导通电流保持不变,提高器件的性能的均匀性。
  • jfet及其制造方法
  • [发明专利]应用于射频功率放大的双埋沟RFLDMOS器件-CN202011259316.4在审
  • 岳丹诚;彭虎;莫海锋 - 苏州华太电子技术有限公司
  • 2020-11-12 - 2022-05-13 - H01L29/06
  • 本发明公开了一种应用于射频功率放大的双埋沟RFLDMOS器件,其包括:衬底、外延层、源极、漏极和栅极,所述外延层内分布有漂移、阱、第一沟道、第二沟道,所述漂移区内形成有漏,所述阱区内形成有源和掺杂,所述第一沟道区分别与所述源、漂移相邻接,所述第二沟道区分别与所述源、阱、漂移相邻接;所述栅极自所述第一沟道、第二沟道的上方延伸至所述漂移的上方,被所述栅极覆盖的所述第一沟道、第二沟道区内均形成有埋沟;其中,所述衬底、外延层、阱和掺杂均为第一掺杂类型,所述漂移、第一沟道、第二沟道、源、漏均为第二掺杂类型。
  • 应用于射频功率放大双埋沟rfldmos器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top