[发明专利]具快速切换能力的沟渠式功率金氧半导体结构及制造方法有效
申请号: | 201110104067.6 | 申请日: | 2011-04-22 |
公开(公告)号: | CN102751190A | 公开(公告)日: | 2012-10-24 |
发明(设计)人: | 张渊舜;涂高维 | 申请(专利权)人: | 科轩微电子股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/06 |
代理公司: | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人: | 项荣;武玉琴 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种具快速切换能力的沟渠式功率金氧半导体结构及制造方法,其中该方法包括以下步骤:先形成一第一导电型的一外延层于一基板上,接下来,形成多个栅极结构于该外延层内;形成具有该第一导电型的一浅层掺杂区于该外延层的表面,随后,形成一遮蔽结构于该浅层掺杂区上;接下来,利用该遮蔽结构形成具有一第二导电型的多个阱区于该外延层内,随后,形成具有该第一导电型的一源极掺杂区于阱区的表面;其中,该浅层掺杂区的掺杂浓度小于该源极掺杂区的掺杂浓度与该阱区的掺杂浓度,且该浅层掺杂区的掺杂浓度大于该外延层的掺杂浓度。本发明能够有效地降低源漏二极管正向压降(VSD),得到具有快速切换能力与低切换功率损耗的沟渠式功率半导体。 | ||
搜索关键词: | 快速 切换 能力 沟渠 功率 半导体 结构 制造 方法 | ||
【主权项】:
一种具快速切换能力的沟渠式功率金氧半导体结构的制造方法,其特征在于,包括以下步骤:提供一基板;形成具有一第一导电型的一外延层于该基板上;形成多个栅极结构于该外延层内;形成具有该第一导电型的一浅层掺杂区于该外延层的表面;形成一遮蔽结构于该浅层掺杂区上;利用该遮蔽结构形成具有一第二导电型的多个阱区于该外延层内;以及利用该遮蔽结构形成具有该第一导电型的一源极掺杂区于阱区的表面;其中,该浅层掺杂区的掺杂浓度小于该源极掺杂区的掺杂浓度与该阱区的掺杂浓度,该浅层掺杂区的掺杂浓度大于该外延层的掺杂浓度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于科轩微电子股份有限公司,未经科轩微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201110104067.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种快速处理钢包透气砖的装置
- 下一篇:滚筒组合式旋动型旧砂再生处理系统
- 同类专利
- 薄膜晶体管基板及其制造方法-201780087013.9
- 古畑武夫;藤野俊明;井上和式 - 三菱电机株式会社
- 2017-11-15 - 2019-11-12 - H01L21/336
- 目的在于提供一种能够抑制有害的波长的光到达活性层的技术。薄膜晶体管基板具备:活性层(5),配置于栅极绝缘膜(2)上,在俯视时与栅电极(3)重叠,包含氧化物半导体;源电极(4)及漏电极(6),与活性层(5)分别连接;保护绝缘膜(8),配置于活性层(1)、源电极(4)及漏电极(6)上;以及像素电极(7),配置于包括栅极绝缘膜(2)或者栅极绝缘膜(2)及保护绝缘膜(8)的绝缘膜上且吸收层(1)上方,与漏电极(6)连接。
- 不具有弛豫衬底的NMOS和PMOS应变器件-201380080947.1
- S·M·塞亚;R·科特利尔;H·W·肯内尔;A·S·默西;G·A·格拉斯;K·J·库恩;T·加尼 - 英特尔公司
- 2013-12-16 - 2019-11-12 - H01L21/336
- 本文的实施例提供了涉及不具有弛豫衬底的应变NMOS和PMOS器件的半导体器件和方法,以及因此提供并入这样的半导体器件和方法的系统。
- 屏蔽栅沟槽MOSFET制造方法-201910772800.8
- 潘光燃 - 深圳市芯电元科技有限公司
- 2019-08-21 - 2019-11-08 - H01L21/336
- 本发明公开一种更简单、更低成本、稳定可靠的屏蔽栅沟槽MOSFET制造方法,本发明之方法在屏蔽栅沟槽MOSFET的制造中,其在形成屏蔽栅沟槽MOSFET的多晶硅屏蔽栅之后,且在形成屏蔽栅沟槽MOSFET的栅氧化层之前,不需要设计一层或若干层由光刻工艺实现的多晶硅层间介质,多晶硅层间介质与多晶硅栅在去除掉氮化硅及氮化硅上表面的多晶硅和水平面高于氮化硅上表面的多晶硅同时形成。
- 闪存及闪存的制造方法-201910843767.3
- 陈宏;杨辉 - 上海华虹宏力半导体制造有限公司
- 2019-09-06 - 2019-11-08 - H01L21/336
- 本发明一种闪存的制造方法,包括:提供一衬底;在衬底上形成栅极氧化层、浮栅层,ONO层、控制栅层以及掩膜层;刻蚀掩膜层形成第一开口和第一侧墙,第一开口暴露出控制栅层;向第一开口内沉积氧化物,刻蚀氧化层形成第二侧墙;以第二侧墙为掩膜,刻蚀部分控制栅层和部分ONO层形成第二开口,继续刻蚀第二开口内的剩余的ONO层形成第三开口;对刻蚀后的控制栅层进行氧化处理;向第三开口内沉积氧化物,刻蚀氧化物形成第三侧墙,第三侧墙连接所述第二侧墙和栅极氧化物,并且,第三侧墙覆盖刻蚀后的控制栅层和ONO层。通过增加氧化工艺可以使得刻蚀后的控制栅层上的尖端被磨平,从而不会造成覆盖控制栅层的第三侧墙被损坏,最终增加闪存的擦写性能。
- 调节平面VDMOS开启电压的方法-201510145710.8
- 赵圣哲 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-03-30 - 2019-11-08 - H01L21/336
- 本发明实施例提供一种调节平面VDMOS开启电压的方法。该方法包括:在N型外延层的表面上依次生长栅氧化层和多晶硅层;对多晶硅层中的预设区域进行刻蚀形成多晶硅栅极;沿着预设区域向N型外延层注入P型离子形成体区;通过光刻处理在多晶硅栅极的两端形成窗口;沿着窗口依次向体区注入第一原子和第二原子;在栅氧化层上生长介质层,介质层覆盖多晶硅栅极;对介质层做回流处理。本发明实施例依次向体区注入第一原子和第二原子,通过对介质层的回流处理,使第一原子和第二原子分别横向扩展,以调节平面VDMOS的沟道浓度和沟道长度,进而调节开启电压,且沟道浓度和沟道长度的改变不会影响平面VDMOS器件的其他电信参数,提高了生成效率。
- 绝缘栅型开关元件及其制造方法-201610847101.1
- 大西徹;小野木淳士;三角忠司;山下侑佑;竹内有一 - 丰田自动车株式会社
- 2016-09-23 - 2019-11-08 - H01L21/336
- 本发明涉及绝缘栅型开关元件及其制造方法,并提供在具有连接区域的绝缘栅型开关元件中抑制栅极阈值的偏差的技术。在绝缘栅型开关元件的制造方法中,在半导体基板上形成具有第一部分和第二部分的栅极沟槽,第一部分在第一方向上具有第一宽度,第二部分在第一方向上具有与第一宽度相比较宽的第二宽度。在倾斜注入工序中,以绕与第一方向正交的轴倾斜的照射角度照射第二导电型杂质。第一宽度、第二宽度及照射角度被设定为,在第一部分的第一侧面上抑制向与第二半导体区的下端的位置相比靠下侧的注入,并且在第二部分的第二侧面上向与第二半导体区的下端的位置相比靠下侧进行注入。通过向第二侧面的注入而形成对体区与底部区域进行连接的连接区域。
- 一种复合鳍的形成方法-201510320225.X
- 李昱东;闫江 - 中国科学院微电子研究所
- 2015-06-11 - 2019-11-08 - H01L21/336
- 本发明提供了一种复合鳍的形成方法,包括:提供衬底;通过侧墙图案转移,在衬底上形成第一侧墙掩膜;通过侧墙图案转移,在第一侧墙掩膜的侧壁上形成第二侧墙掩膜;以第一侧墙掩膜和第二侧墙掩膜为掩蔽,进行衬底的刻蚀,以形成鳍,以及去除第一侧墙掩膜,并刻蚀第一侧墙掩膜下的鳍,以形成开口;在开口中依次选择性生长第二半导体层和第三半导体层,以形成复合鳍,其中,相较于鳍和第三半导体层,所述第二半导体层具有更高的载流子迁移率。该方法提高了复合鳍的载流子迁移率,同时,避免了第二半导体层与栅介质层材料之间的界面态和缺陷的问题,提高了器件的性能。
- 用于形成金属氧化物膜的涂布液,氧化物膜,场效应晶体管及其制作方法-201880019311.9
- 植田尚之;中村有希;安部由希子;松本真二;曾根雄司;早乙女辽一;新江定宪;草柳岭秀;安藤友一 - 株式会社理光
- 2018-03-22 - 2019-11-08 - H01L21/336
- 一种用于形成金属氧化物膜的涂布液,该涂布液包括:金属源,其为选自由无机盐、氧化物、氢氧化物、金属络合物和有机酸盐组成的组中的至少一种;至少一种选自由有机碱和无机碱组成的组中的碱;和溶剂。
- 薄膜晶体管和显示装置-201380044401.0
- 三木绫;森田晋也;后藤裕史;钉宫敏洋;田尾博昭;广濑研太 - 株式会社神户制钢所
- 2013-08-30 - 2019-11-08 - H01L21/336
- 本发明提供一种在具备氧化物半导体层薄膜的薄膜晶体管中,对于光或偏压应力等,阈值电压的变化量小且应力耐受性优异的薄膜晶体管。本发明的薄膜晶体管是具备栅电极、用于沟道层的氧化物半导体层、配置在栅电极与沟道层之间的栅极绝缘膜的薄膜晶体管,其中,构成氧化物半导体层的金属元素是从In、Ga、Zn和Sn所构成的组中选择的至少一种(其中,构成所述氧化物半导体层的金属元素由Sn与In和/或Zn构成的除外。),并且与所述氧化物半导体层直接接触的栅极绝缘膜中的氢浓度控制在4原子%以下。
- 形成半导体装置的方法-201910185703.9
- 连建洲;陈立民;杨能杰;叶明熙;林舜武;黄国彬 - 台湾积体电路制造股份有限公司
- 2019-03-12 - 2019-11-05 - H01L21/336
- 采用蚀刻剂移除半导体材料。在一些实施例中,将氧化剂添加到蚀刻剂中,以与周围的半导体材料反应并形成保护层。使用保护层有助于避免蚀刻剂中的其它成分造成的损伤。
- 一种高K/金属栅结构的半浮栅晶体管及其制备方法-201910618157.3
- 张卫;王晨;田梓良;何振宇;顾正豪;李涵;甘露荣;陈琳;孙清清 - 复旦大学;上海集成电路制造创新中心有限公司
- 2019-07-10 - 2019-11-05 - H01L21/336
- 本发明属于集成电路制造技术领域,具体为一种高K/金属栅结构的半浮栅晶体管及其制备方法。本发明制备方法包括:在P型衬底的上部形成N型轻掺杂区;在轻掺杂区中刻蚀形成U型槽;在衬底表面以及U型槽表面形成栅氧化层;刻蚀所述栅氧化层;沉积栅极多晶硅层,对栅极多晶硅层进行P型离子注入并退火激活;刻蚀栅极多晶硅层;形成高K介质层;在高K介质层上沉积金属栅;定义源区和漏区的位置,对金属栅、高K介质层、栅极多晶硅层以及栅氧化层分别进行刻蚀;生长栅极侧墙;对源区、漏区进行自对准N型离子注入,并退火激活。本发明的采用高K/金属栅结构,减小了栅介质层的量子隧穿效应,改善了半浮栅晶体管的栅极漏电及其引起的功耗。
- 一种SiGe沟道结构的半浮栅晶体管及其制作方法-201910618159.2
- 张卫;王晨;田梓良;何振宇;顾正豪;李涵;甘露荣;陈琳;孙清清 - 复旦大学;上海集成电路制造创新中心有限公司
- 2019-07-10 - 2019-11-05 - H01L21/336
- 本发明属于半导体技术领域,具体为一种SiGe沟道结构的半浮栅晶体管及其制作方法。本发明的半浮栅晶体管包括:衬底;SiGe层,衬底上的SiGe层;衬底中的U型槽;第一栅极叠层,包括第一栅氧化层和第一多晶硅层,第一栅氧化层覆盖U型槽的表面并部分覆盖SiGe层,在SiGe层形成开口,第一多晶硅层覆盖第一栅介质层,在开口处与SiGe层相接触;第二栅极叠层,包括第二栅氧化层和第二多晶硅层,第二栅氧化层覆盖第一多晶硅层和部分SiGe层,第二多晶硅层覆盖第二栅氧化层;栅极侧墙,以及源区和漏区。本发明通过改变沟道材料为SiGe,提高了电子和空穴的迁移率,提高了半导体存储器的速度,并克服了器件微缩带来的短沟道效应。
- 一种FD-SOI结构的半浮栅晶体管及其制备方法-201910618213.3
- 张卫;王晨;李涵;田梓良;何振宇;顾正豪;甘露荣;陈琳;孙清清 - 复旦大学;上海集成电路制造创新中心有限公司
- 2019-07-10 - 2019-11-05 - H01L21/336
- 本发明属于半导体技术领域,具体为一种FD‑SOI结构的半浮栅晶体管及其制备方法。晶体管包括:SOI衬底,SOI衬底内具有第一类型掺杂区和第二类型的轻掺杂区,两区相互邻接;第一栅极叠层,包括第一栅氧化层和第一多晶硅层,第一栅氧化层覆盖第一类型掺杂区,并部分覆盖轻掺杂区,第一多晶硅层具有第一掺杂类型,覆盖第一栅氧化层,并延伸至轻掺杂区,与之相接触;第二栅极叠层,包括第二栅氧化层和第二多晶硅层,形成在第一多晶硅层上;栅极侧墙,形成在第一栅极叠层和第二栅极叠层两侧;源区和漏区,形成在半导体衬底中、第一、第二栅极叠层两侧。本发明的寄生电容更小,漏电流更低,器件的运行速度更快;此外还消除了闩锁效应。
- 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法-201910691468.2
- 刘俊杰;陈荣盛;钟伟 - 北方民族大学
- 2019-07-29 - 2019-11-05 - H01L21/336
- 本发明涉及半导体技术领域,提出一种具有增强钝化层的金属氧化物薄膜晶体管,在沟道层与源、漏电极之间设置有增强钝化层,增强钝化层由无机钝化层和钝化增强层组成,其制备方法包括以下步骤:在衬底上沉积一层金属氧化物薄膜;在沉积有金属氧化物薄膜的衬底上沉积无机钝化层;将沉积有无机钝化层的衬底使用自组装单分子膜形成致密且疏水的自组装单分子层作为钝化增强层。本发明通过增强钝化层可提高晶体管的长期可靠性,增强钝化层由无机钝化层和钝化增强层组成,钝化增强层的所选材料能与无机钝化层表面通过自组装的方式形成超疏水界面,增强无机钝化层对空气中水氧的阻隔能力,从而能够显著提高器件的电学性能,尤其是稳定性。
- 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及PMOS器件-201910694171.1
- 邱靖尧 - 上海华力集成电路制造有限公司
- 2019-07-30 - 2019-11-05 - H01L21/336
- 本发明涉及西格玛沟槽刻蚀方法和锗硅外延层的形成方法及PMOS器件,涉及半导体集成电路制造技术,通过在干法刻蚀后进行两次湿法刻蚀,第一次湿法刻蚀形成西格玛沟槽的初始形貌,第二次湿法刻蚀控制西格玛沟槽的关键尺寸,以此提高对西格玛沟槽形貌的控制能力,进而提高PMOS器件性能及器件间参数的一致性。
- 一种薄膜晶体管及其制作方法、阵列基板、显示装置-201610811580.1
- 孙双;曹占锋;张方振;牛菁;吕志军 - 京东方科技集团股份有限公司
- 2016-09-08 - 2019-11-05 - H01L21/336
- 本发明公开一种薄膜晶体管及其制作方法、阵列基板、显示装置,通过减小薄膜晶体管制作过程中所采用的掩模版个数,从而降低薄膜晶体管的制作成本。所述阵列基板的制作方法,包括:通过一次构图工艺在衬底基板上形成层叠设置的栅极、栅极绝缘层和有源层的图案;通过一次构图工艺在所述有源层的图案上形成包括接触孔的层间介质层的图案,所述接触孔暴露出所述层间介质层下方的所述有源层,并对所述有源层部分区域进行掺杂;通过一次构图工艺在所述层间介质层的图案上形成源漏极的图案;所述源漏极通过所述接触孔与所述有源层的掺杂区域连接。
- 半导体结构的形成方法-201510260087.0
- 毛刚 - 中芯国际集成电路制造(上海)有限公司
- 2015-05-20 - 2019-11-05 - H01L21/336
- 一种半导体结构的形成方法,所述方法包括:提供一半导体衬底,所述半导体衬底上具有鳍片结构;在所述半导体衬底上形成横跨所述鳍片结构的栅极结构;在所述栅极结构、鳍片结构及半导体衬底表面形成保护层;对所述鳍片结构进行离子注入工艺后采用退火工艺,使所述离子由保护层内推进至鳍片结构内,形成源漏极扩散区,同时保证所述鳍片结构在离子注入工艺后不受损伤,进而保证了器件电性能不受偏移。
- 半导体结构及其形成方法-201510785696.8
- 王志豪;蔡庆威;刘继文;江国诚;廖忠志;连万益 - 台湾积体电路制造股份有限公司
- 2015-11-16 - 2019-11-05 - H01L21/336
- 本公开涉及半导体结构与其形成方法。一实施例的形成方法包含形成鳍状物于基板上。鳍状物包含第一结晶半导体材料于基板上,以及第二结晶半导体材料于第一结晶半导体材料上。此方法也包含将鳍状物中的至少部份第一结晶半导体材料与第二结晶半导体材料转换成介电材料,并移除至少部份的介电材料。此方法也包含形成栅极结构于鳍状物上,并形成源极/漏极区于栅极结构的相反两侧上。
- 鳍式场效应晶体管及其形成方法-201510995347.9
- 张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-25 - 2019-11-05 - H01L21/336
- 本发明提供了一种鳍式场效应晶体管及其形成方法,所述方法包括:提供基底,所述基底上具有凸起的鳍部,所述鳍部包括源极区域和漏极区域;在所述鳍部周围的基底上形成隔离结构,所述隔离结构的顶表面低于所述鳍部的顶表面;形成覆盖所述鳍部的第一半导体层和位于所述第一半导体层上的第二半导体层;形成覆盖所述鳍部漏极区域上的第二半导体层的掩膜层;对所述掩膜层暴露出的第二半导体层进行刻蚀,使得所述鳍部的源极区域的第二半导体层的厚度小于漏极区域的第二半导体层的厚度,所述鳍部的漏极区域上的第二半导体层构成衬垫层。本发明的鳍式场效应晶体管减少了漏区的碰撞电离现象,减小了漏电流。
- 金属栅晶体管源漏区接触塞的制作方法-201511003230.4
- 赵杰 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-28 - 2019-11-05 - H01L21/336
- 一种金属栅晶体管源漏区接触塞的制作方法,对于a)后高K栅介质层、金属栅工艺,在去除伪栅极结构,填入高K栅介质层、功函数层以及金属栅过程中;以及b)先高K栅介质层、后金属栅工艺,在去除伪栅极,填入功函数层以及金属栅过程中:在金属栅结构上形成两端均宽于该金属栅结构的刻蚀阻挡层。该刻蚀阻挡层使得后续在介质层内形成源漏区接触通孔的光刻工艺中,即使掩膜板与基底对准存在偏差或掩膜板中对应该通孔的开口较大,由于刻蚀阻挡层对其下覆盖的金属栅结构以及介质层形成保护,刻蚀形成的通孔不会暴露金属栅,从而通孔内填入的导电材质也不会与金属栅电导通,提高了器件良率、降低了掩膜板与基底的对准精度,以及降低了光刻精细度要求。
- 半导体结构的形成方法-201610006670.3
- 赵海 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-01-06 - 2019-11-05 - H01L21/336
- 一种半导体结构的形成方法,包括:提供半导体衬底;形成若干鳍部,鳍部顶部具有掩膜层,相邻鳍部之间具有第一凹槽和第二凹槽;在第一凹槽和第二凹槽内形成隔离层;去除掩膜层,形成覆盖隔离层和鳍部的第一介质层、第二介质层;在第二介质层表面形成具有开口的图形化掩膜层;沿开口对第二介质层进行离子注入;去除图形化掩膜层,进行退火处理,在第二介质层内形成刻蚀速率小于第二介质层刻蚀速率的掺杂层;去除第二介质层以及部分厚度的掺杂层;刻蚀第一介质层,保留部分厚度的第一介质层;刻蚀隔离层,使第二凹槽以外的隔离层的高度下降。所述方法形成未被回刻蚀的隔离层,在所述未刻蚀的隔离层表面形成伪栅极,可以提高待形成的晶体管的性能。
- 半导体结构的形成方法-201510868767.0
- 韩秋华 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-01 - 2019-11-05 - H01L21/336
- 一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有高K介质材料层以及位于高K介质材料层上的伪栅材料层;在刻蚀腔内侧壁表面形成第一硅氧氯层;在形成第一硅氧氯层后,将半导体衬底置于刻蚀腔中;在将半导体衬底置于刻蚀腔中后,刻蚀去除部分所述伪栅材料层,形成伪栅;在形成伪栅后,在所述刻蚀腔的内侧壁表面以及伪栅的侧壁表面形成第二硅氧氯层;在形成第二硅氧氯层后,以所述伪栅为掩膜,刻蚀所述高K介质材料层,在伪栅底部形成高K栅介质层。本发明的方法保证工艺稳定性的同时,防止刻蚀腔内侧壁的损伤。
- 半导体结构的形成方法-201510904212.7
- 邓浩 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-12-09 - 2019-11-05 - H01L21/336
- 一种半导体结构的形成方法,所述半导体结构的形成方法包括:提供半导体衬底,包括第一半导体层、绝缘层、第二半导体层;在第二半导体层表面形成第一掩膜层;在第一掩膜层一侧侧壁表面形成侧墙;刻蚀第二半导体层,形成第一凹槽;形成位于侧墙下方的第一氧化层;形成填充第一凹槽的第一栅极材料层及其表面的隔离层;刻蚀第一掩膜层形成第二掩膜层、刻蚀第二半导体层,形成第一初始鳍部、第二初始鳍部;对第一初始鳍部和第二初始鳍部进行横向刻蚀;在第一初始鳍部、第二初始鳍部侧壁表面形成半导体材料层及其表面的栅介质层;形成第二栅极材料层;图形化第一栅极材料层和第二栅极材料层形成背栅极和前栅极。实施方法可以提高半导体结构的性能。
- 半导体结构及其形成方法-201610080746.7
- 刘继全;龚春蕾 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-02-04 - 2019-11-05 - H01L21/336
- 一种半导体结构及其形成方法,包括:提供衬底,衬底包括第一区域和第二区域;在衬底上形成刻蚀阻挡层,形成刻蚀阻挡层的步骤包括在第一区域衬底表面形成第一刻蚀阻挡层;在衬底和第一刻蚀阻挡层上形成鳍部材料层,鳍部材料层与第一刻蚀阻挡层的材料不相同;图形化所述第一区域和第二区域的鳍部材料层以及第二区域的衬底,在第一区域形成暴露出刻蚀阻挡层的第一开口,并在第二区域形成初始鳍部;形成覆盖第一开口处第一刻蚀阻挡层及初始鳍部之间衬底的隔离层,刻蚀阻挡层与隔离层的组成元素不同;对隔离层进行刻蚀,产生刻蚀副产物,对刻蚀副产物进行检测,刻蚀至刻蚀副产物发生变化。其中,通过刻蚀阻挡层实现对晶体管鳍部高度的控制。
- 鳍部的形成方法和鳍式场效应管的形成方法-201610016115.9
- 韩秋华;吴端毅 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-01-11 - 2019-11-05 - H01L21/336
- 一种鳍部的形成方法和鳍式场效应管的形成方法。其中,所述鳍部的形成方法包括:在半导体衬底的第一区的表面和第二区的表面形成硬掩膜层;形成位于硬掩膜层中的开口;沿开口刻蚀半导体衬底,直至形成第一沟槽,相邻第一沟槽之间的剩余半导体衬底成为第一鳍部;在第一沟槽和开口内填充满填平材料;在第一区的填充材料上形成光刻胶层;刻蚀位于第二区的填充材料、硬掩膜层和第一鳍部,直至去除位于第二区的第一鳍部,并使第二区中的第一沟槽成为第一凹槽;以第一鳍部和硬掩膜层为掩模,并沿第一沟槽和第一凹槽继续刻蚀半导体衬底。所述形成方法消除了稀疏鳍负载效应,节省了工艺步骤,简化了工艺过程,提高了工艺效率。
- 薄膜晶体管及阵列基板的制作方法、阵列基板、显示装置-201610073355.2
- 林子锦;赵海生;裴晓光;彭志龙;孙东江 - 京东方科技集团股份有限公司;北京京东方光电科技有限公司
- 2016-02-02 - 2019-11-05 - H01L21/336
- 本发明提供了一种薄膜晶体管及阵列基板的制作方法、阵列基板、显示装置,属于显示技术领域。其中,薄膜晶体管的制作方法包括:在基板上形成过渡层;对所述过渡层进行构图形成过渡层保留区域和过渡层未保留区域,所述过渡层未保留区域对应第一结构层的图形,其中所述过渡层保留区域的表面具有凹凸结构;在形成有所述过渡层的图形的基板上形成用于形成所述第一结构层的材料层;除去所述过渡层,所述材料层留在基板上的部分形成所述第一结构层的图形。本发明的技术方案能够避免膜层残留不良,提高阵列基板的良品率。
- 混合相场效应晶体管-201410505172.4
- R·皮拉里塞泰;B·S·多伊尔;E·V·卡尔波夫;D·L·肯克;U·沙阿;C·C·郭;R·S·周 - 英特尔公司
- 2014-09-26 - 2019-11-05 - H01L21/336
- 本发明描述了混合相场效应晶体管。绝缘层沉积在晶体管结构之上。所述晶体管结构包括衬底上的器件层之上的栅极电极。所述晶体管结构包括在所述器件层上、所述栅极电极的相对侧的第一接触区和第二接触区。沟槽形成于所述第一接触区之上的第一绝缘层中。具有S形IV特性的金属‑绝缘体相变材料层沉积在所述沟槽中或沉积在所述源极侧上方的金属化层的过孔中。
- 一种半导体器件及其制造方法和电子装置-201810379928.3
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-04-25 - 2019-11-01 - H01L21/336
- 本发明提供一种半导体器件及其制造方法和电子装置,所述方法包括:提供半导体衬底,在所述半导体衬底上形成有栅极结构,以及位于所述栅极结构两侧分别与源极和漏极电连接的插塞,在所述插塞和所述栅极结构之间形成有间隙;形成第一层间介电层,以填充所述间隙并覆盖所述半导体衬底,其中,填充在所述间隙中的所述第一层间介电层内形成有空洞。本发明的方法能够降低插塞和栅极结构之间的介电常数,进而降低插塞和栅极结构之间的寄生电容,提高器件的AC性能。
- MOS晶体管的形成方法-201310338368.4
- 李凤莲;倪景华 - 中芯国际集成电路制造(上海)有限公司
- 2013-08-05 - 2019-11-01 - H01L21/336
- 一种MOS晶体管的形成方法,包括:提供半导体衬底,在所述半导体衬底表面形成多晶硅伪栅结构;在所述多晶硅伪栅结构两侧的半导体衬底内形成源区和漏区;在所述半导体衬底表面形成层间介质层,且所述层间介质层表面与多晶硅伪栅结构表面齐平;去除所述多晶硅伪栅,形成沟槽,所述沟槽底部暴露出含有氮元素的高K栅介质保护层;对所述沟槽暴露出的含有氮元素的高K栅介质保护层进行氮化处理;在所述沟槽内形成金属栅极。由于对含有氮元素的高K栅介质保护层进行氮化处理能修复被破坏的氮键,使得高K栅介质保护层内的缺陷数量降低,而且氮能渗透到高K栅介质层内占据的氧空洞,从而降低最终形成MOS晶体管的漏电流。
- 三维晶体管的形成方法-201510526717.4
- 林新元;靳颖 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2015-08-25 - 2019-11-01 - H01L21/336
- 一种三维晶体管的形成方法,包括:提供半导体衬底;在所述半导体衬底上形成有源区和隔离结构,所述隔离结构位于所述有源区两侧;在所述有源区和所述隔离结构上形成光刻胶层;在所述光刻胶层形成开口,所述开口暴露所述有源区的顶部,并且所述开口还同时暴露所述有源区两侧隔离结构的第一部分顶部,所述第一部分顶部的宽度为第一宽度;以所述光刻胶层为掩模,沿所述开口对被所述开口暴露的所述隔离结构进行湿法刻蚀,直至形成位于所述有源区两侧的凹槽,被所述凹槽暴露的所述有源区作为鳍部。所述形成方法能够简化三维晶体管的制作工艺,降低制作三维晶体管的工艺成本。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造