“韩秋华”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果294个，建议您升级VIP下载更多相关专利

[发明专利]一种存储单元、制备方法、存储器及电子设备-CN202280003615.2在审
发明人： 韩秋华;宋伟基;许俊豪 -专利权人：华为技术有限公司
申请日： 2022-02-07 - 公布日： 2023-10-17 - 主分类号： H01L27/10 文献下载
摘要：一种存储单元、制备方法、存储器及电子设备，用以降低存储单元的制备难度。其中，存储单元包括孔、环绕孔的堆叠结构、设置于孔内的第二金属层、设置于孔内且环绕第二金属层的隔离层、以及至少部分环绕隔离层的存储膜层，堆叠结构中包括交替堆叠的至少一层介质层和至少一层第一金属层，且每层第一金属层沿着孔的孔径的方向相对于相邻的介质层凹陷，存储膜层相背于隔离层的一侧接触堆叠结构中的第一金属层。通过使存储膜层至少填充在第一金属层相对于相邻的介质层的凹陷内，在底部刻蚀存储膜层的过程中，即使孔是倾斜的，也能由于凹陷的存在而保护位于凹陷内的存储膜层，该结构不需要刻蚀形成严格意义上的垂直孔，因此可降低存储单元的制备难度。
一种存储单元制备方法存储器电子设备

[发明专利]半导体结构及其形成方法-CN201910185586.6有效
发明人： 韩秋华;贺金鹏;王彦 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-12 - 公布日： 2023-07-18 - 主分类号： H01L21/311 文献下载
摘要：一种半导体结构及其形成方法，其中形成方法包括：提供基底，所述基底表面具有待刻蚀材料层；在所述待刻蚀材料层上形成第一牺牲材料层和位于所述第一牺牲材料层上的第二牺牲材料层，且所述第二牺牲材料层的材料的吸光率小于所述第一牺牲材料层的材料的吸光率；在所述第二牺牲材料层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述第二牺牲材料层和第一牺牲材料层，直至暴露出待刻蚀材料层表面，形成第一牺牲层和位于第一牺牲层上的第二牺牲层。所述方法形成的半导体结构性能较好。
半导体结构及其形成方法

[实用新型]一种摩擦焊工件检测装置及支重轮摩擦焊接生产线-CN202320222883.5有效
发明人：李成玮;韩秋华;崔立杰 -专利权人：三一机器人科技有限公司
申请日： 2023-01-30 - 公布日： 2023-06-16 - 主分类号： G01B21/02 文献下载
摘要：本实用新型提供一种摩擦焊工件检测装置及支重轮摩擦焊接生产线，属于摩擦焊质量检测技术领域，其中，摩擦焊工件检测装置包括：支撑机构，适于放置待检工件；驱动机构，设置于所述支撑机构上；接缝检测单元，与所述驱动机构传动连接，所述驱动机构适于驱动所述接缝检测单元沿所述待检工件的表面移动；调节机构，设置于所述驱动机构上且与所述接缝检测单元相连接，所述调节机构适于调节所述接缝检测单元与所述待检工件之间的夹角；数据处理单元，与所述接缝检测单元电性连接。本实用新型提供的一种摩擦焊工件检测装置，使用该检测装置对接缝质量进行检测，提高了检测结果的准确性以及检测速度，保证生产进度。
一种摩擦焊工检测装置支重轮焊接生产线

[发明专利]半导体结构的形成方法-CN202010048795.9有效
发明人： 韩秋华;涂武涛;刘盼盼 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2020-01-16 - 公布日： 2023-04-28 - 主分类号： H01L21/28 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述衬底以及所述伪栅极结构上形成刻蚀停止层；在所述刻蚀停止层表面形成保护层；在所述保护层表面形成牺牲层，所述牺牲层顶部与所述伪栅极结构顶部表面齐平；依次刻蚀所述保护层以及所述刻蚀停止层，至所述保护层顶部、所述刻蚀停止层顶部与所述伪栅极结构顶部表面齐平；去除所述牺牲层；在所述衬底上形成层间介质层，所述层间介质层露出所述伪栅极结构顶部；去除所述伪栅极结构，形成开口；在所述开口中填充满金属，形成金属栅极。本发明实施例提供的形成方法，使金属栅极的形成高度更易控制。
半导体结构形成方法

[发明专利]半导体结构的形成方法-CN202010032652.9有效
发明人： 韩秋华;涂武涛;刘盼盼 -专利权人：中芯国际集成电路制造（天津）有限公司;中芯国际集成电路制造(上海)有限公司
申请日： 2020-01-13 - 公布日： 2023-02-21 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述衬底上形成层间介质层，所述层间介质层顶部与所述伪栅极结构顶部表面齐平或低于所述伪栅极结构顶部表面；在所述伪栅极结构表面形成第一覆盖层；在所述层间介质层表面以及所述第一覆盖层表面形成保护层；在所述保护层表面形成第二覆盖层；对所述第二覆盖层、所述保护层以及所述第一覆盖层进行平坦化处理，直至露出所述伪栅极结构表面；去除所述伪栅极结构，形成开口；在所述开口中填充满金属，形成金属栅极。本发明实施例提供的形成方法，使金属栅极的形成高度更易控制。
半导体结构形成方法

[发明专利]金属栅极的形成方法以及半导体器件-CN201810778817.X有效
发明人： 韩秋华;涂武涛;徐柯 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-16 - 公布日： 2022-08-23 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种金属栅极的形成方法，包括：提供半导体衬底和层间介质层，层间介质层形成于半导体衬底上方；在层间介质层中形成第一凹槽；形成填充第一凹槽的伪栅；刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁；去除伪栅以形成第三凹槽，第三凹槽包括第一凹槽和第二凹槽；和形成覆盖第三凹槽内表面的高k介电层，并向第三凹槽内填充金属材料，以形成金属栅极，金属栅极包括高k介电层和金属材料。本发明可以有效避免金属栅极内部出现孔洞、位错等缺陷。
金属栅极形成方法以及半导体器件

[发明专利]半导体结构及其形成方法-CN202110065165.7在审
发明人： 韩秋华;李昱辰;郑二虎;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-01-18 - 公布日： 2022-07-29 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，基底上有栅极结构，栅极结构两侧基底内有源漏掺杂区，栅极结构侧部的基底上有覆盖栅极结构顶部的层间介质层；形成贯穿源漏掺杂区顶部上方的层间介质层的源漏插塞、以及贯穿栅极结构顶部上方的层间介质层的栅极插塞，栅极插塞与源漏插塞的侧壁相对设置；刻蚀源漏插塞和栅极插塞之间的层间介质层，使源漏插塞和栅极插塞的相对侧壁与基底围成沟槽；在沟槽中形成密封沟槽顶部的密封介质层，沟槽中的密封介质层中形成有空气隙。本发明在形成源漏插塞和栅极插塞之后形成空气隙，降低了源漏掺杂区和栅极结构之间发生短接的概率，且减小栅极结构和源漏插塞之间的电容，从而提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202110113379.7在审
发明人：唐龙娟;胡昌杰;张冬平;韩秋华;张海洋 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-01-27 - 公布日： 2022-07-29 - 主分类号： H01L21/033 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，所述基底上形成有核心层；形成保形覆盖所述核心层和基底的侧墙材料层；去除所述核心层和基底顶部的侧墙材料层，剩余的所述侧墙材料层作为初始侧墙层，所述初始侧墙层覆盖所述核心层的侧壁；对所述初始侧墙层的顶部进行轮廓修饰处理，形成侧墙层，且所述侧墙层的相对侧壁相互对称；形成所述侧墙层后，去除所述核心层；去除所述核心层后，以所述侧墙层为掩膜刻蚀所述基底，形成目标图形。可以改善刻蚀气体收集角度问题，从而能够获得形貌较好的目标图形，进而提高了半导体的性能。
半导体结构形成方法

[发明专利]半导体结构及其形成方法-CN202011468155.X在审
发明人：王艳良;韩秋华;肖丽丽 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-12-14 - 公布日： 2022-06-14 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，包括器件区以及位于相邻所述器件区之间的隔离区，器件区的基底上形成有鳍部，器件区的基底上还形成有横跨鳍部的伪栅层，伪栅层覆盖鳍部的部分顶部和部分侧壁，隔离区的基底与位于隔离区两侧的伪栅层围成沟槽；在沟槽的侧壁形成应力缓冲层；形成应力缓冲层后，在沟槽内形成介电隔离结构；形成介电隔离结构后，去除伪栅层。应力缓冲层阻挡了介电隔离结构产生的高应力向伪栅层中进行释放的路径，从而降低因应力释放路径而在伪栅层中产生晶粒间界的概率，同时，降低了介电隔离层因发生变形而向伪栅层中扩散并形成凸起的概率，从而有利于后续将伪栅层去除干净，进而提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202011153431.3在审
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-10-26 - 公布日： 2022-05-13 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底、位于所述衬底上的金属栅极，以及横切所述金属栅极的第一隔离结构，所述第一隔离结构和所述金属栅极之间形成有栅介质层；去除第一高度的所述第一隔离结构，形成横切所述金属栅极的第一隔离沟槽，所述第一隔离沟槽暴露位于所述第一隔离沟槽侧壁的所述栅介质层；去除所述第一隔离沟槽侧壁的栅介质层，形成第二隔离沟槽；形成第二隔离结构，所述第二隔离结构填充所述第二隔离沟槽。上述方法不但能够提高器件性能，而且工艺简单。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202011189563.1在审
发明人： 韩秋华 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-10-30 - 公布日： 2022-05-06 - 主分类号： H01L21/336 文献下载
摘要：本发明实施例提供了一种半导体结构及其形成方法，所述半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的分立的鳍部，以及填充相邻的所述鳍部之间的鳍部沟槽的遮挡层；以所述遮挡层为掩膜，对所述鳍部进行离子注入，形成阱区；去除第一高度的遮挡层，形成剩余遮挡层，所述剩余遮挡层的顶面低于所述鳍部的顶面。本发明实施例所提供的半导体结构的形成方法中，由于在对包括所述剩余遮挡层的所述基底进行热处理之前，先去除了第一高度的遮挡层，使得在热处理过程中，与被去除的遮挡层平行的部分鳍部，不会受到之前与其平行的部分遮挡层的内应力的影响，从而可以提高所得到的半导体器件的性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202011118118.6在审
发明人： 韩秋华;纪世良 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-10-19 - 公布日： 2022-04-22 - 主分类号： H01L21/8238 文献下载
摘要：本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供衬底，衬底表面形成有堆叠层，堆叠层表面包括掩膜层，堆叠层包括依次交替分布的沟道层和牺牲层；刻蚀掩膜层、堆叠层，形成分立的第一鳍片和第二鳍片；在第一鳍片和第二鳍片间填充第一介质层，在第一鳍片和第二鳍片侧壁形成第二介质层；回刻蚀第一介质层，至第一介质层表面低于堆叠层的顶部，形成第一开口；刻蚀第一开口侧壁的堆叠层和掩膜层，形成第二开口；在第二开口中填充第三介质层，第一介质层和第三介质层构成第一鳍片和第二鳍片间的介电墙。本申请技术方案能够增大Forksheet器件在N型器件和P型器件图形化时的工艺窗口。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201810007663.4有效
发明人：王梓;张海洋;韩秋华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2018-01-04 - 公布日： 2022-03-18 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底，所述衬底表面具有第一氧化层，所述衬底包括第一区，所述第一区包括相邻的外延区和器件区；对所述第一氧化层进行第一氮化处理，形成钝化层；对所述外延区钝化层和衬底进行刻蚀处理，在所述钝化层和衬底中形成第一凹槽，所述第一凹槽自所述外延区钝化层贯穿至所述衬底中；在所述第一凹槽中形成第一外延层；在所述器件区形成器件结构，所述器件结构与所述外延层相邻。所述形成方法能够抑制第一外延层与器件结构之间的桥连，改善半导体结构性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010962082.3在审
发明人： 韩秋华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-09-14 - 公布日： 2022-03-15 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，其中半导体结构包括：基底，基底上具有层间介质层；栅极结构，位于基底上；源漏掺杂层，位于栅极结构两侧的基底内；第一开口，位于层间介质层内，第一开口暴露出栅极结构的顶部；第一内侧墙，位于第一开口侧壁上，第一内侧墙之间具有第一空隙；第二开口，位于层间介质层内，第二开口暴露出源漏掺杂层的顶部；导电层，位于第二开口内，且导电层的顶部表面低于层间介质层的顶部表面；第二内侧墙，位于导电层暴露出的第二开口的侧壁上，第二内侧墙之间具有第二空隙。本发明实施例提供的半导体结构，避免了第一互连层和导电层之间、以及第二互连层和栅极结构之间的短接问题，提升了半导体结构的电学性能和稳定性。
半导体结构及其形成方法

[发明专利]半导体结构的形成方法-CN202010963305.8在审
发明人： 韩秋华 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-09-14 - 公布日： 2022-03-15 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区和第二区；在第一区的衬底上形成第一掩膜结构；在第二区的衬底内形成第二鳍部材料层；在第二鳍部材料层上形成第二掩膜结构，第二掩膜结构与第一掩膜结构的材料不同；在第一掩膜结构和第二掩膜结构上形成若干分立排布的鳍部图形；以鳍部图形为掩膜，刻蚀第二掩膜结构和第二鳍部材料层，在第二区的衬底上形成第二鳍部；形成覆盖第二鳍部侧壁的保护层；以鳍部图形为掩膜，刻蚀第一掩膜结构和第一区的衬底，在第一区的衬底上形成第一鳍部。本发明实施例提供的半导体结构的形成方法，能分别形成NMOS区和PMOS区上的鳍部，有利于提高半导体结构的性能。
半导体结构形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 294 条