“深圳方正微电子有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果838个，建议您升级VIP下载更多相关专利

[实用新型]一种冷却水金属污染检测装置及冷却设备-CN202320229758.7有效
发明人：陈定平;左迪建;杨淞 -专利权人： 深圳方正微电子有限公司
申请日： 2023-02-03 - 公布日： 2023-09-08 - 主分类号： G01N33/18 文献下载
摘要：本申请属于半导体制造技术领域，提供了一种冷却水金属污染检测装置及冷却设备，冷却水金属污染检测装置包括容纳冷却水的冷却水箱、容纳反应溶液的工艺槽、设于冷却水箱内的金属冷却源以及控制冷却水流出和回流的出水管和回水管，通过在出水管与所述冷却水箱之间设置酸碱检测仪，由酸碱检测仪检测出水管中冷却水的酸碱度，并根据监测结果生成酸碱检测信号，然后由主控模块在酸碱检测信号的电压小于预设电压时生成金属污染报警信号，从而实现对出水管和回水管进行检测，避免管道出现漏点导致酸槽被污染的问题。
一种冷却水金属污染检测装置冷却设备

[发明专利]碳化硅肖特基二极管及其制造方法-CN201811519390.8有效
发明人：贺冠中 -专利权人： 深圳方正微电子有限公司
申请日： 2018-12-12 - 公布日： 2023-08-04 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及肖特基二极管技术领域，具体提供一种碳化硅肖特基二极管及其制造方法。该碳化硅肖特基二极管的制造方法包括以下步骤，在形成掩膜层、隔离介质层、肖特基金属膜层、钝化层时，分若干次沉积，以降低应力集中的可能性，并调节应力分布。由此制造方法获得的碳化硅肖特基二极管具有成品合格率高，反向漏电电流小、反向击穿电压大，可靠性高，使用寿命长等特点。
碳化硅肖特基二极管及其制造方法

[发明专利]一种去除半导体器件制造中的多晶硅残留的方法-CN202010165517.1有效
发明人：陈定平 -专利权人： 深圳方正微电子有限公司
申请日： 2020-03-11 - 公布日： 2023-06-13 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了一种去除半导体器件制造中的多晶硅残留的方法，所述方法包括如下步骤：提供含有多晶硅残留的半导体半成品，对所述半导体半成品进行预刻处理得到第一半导体半成品；其中，所述预刻处理的过程采用HBr和SF6的混合气体进行处理；对所述第一半导体半成品进行主刻处理得到去除多晶硅残留的半导体半成品；其中，所述主刻处理的过程采用Cl2和HBr的混合气体进行处理；该方法有效地解决了多晶硅残留的问题，同时也避免了对半导体半成品多晶硅层形貌造成损伤，适合广泛应用于工业生产。
一种去除半导体器件制造中的多晶残留方法

[发明专利]一种药液控制装置、去胶设备-CN202310143391.1在审
发明人：张锐;陈定平;张啸;王镇涛;陈贵赛;韦金玉;杨鑫洁 -专利权人： 深圳方正微电子有限公司
申请日： 2023-02-03 - 公布日： 2023-06-09 - 主分类号： H01L21/67 文献下载
摘要：本申请属于半导体技术领域，提供了一种药液控制装置、去胶设备，通过在第一储液罐、第二储液罐以及第二回流罐之间设置第一三通阀门，在第二储液罐、第三储液罐以及第三回流罐之间设置第二三通阀门，并由主控模块监测第一储液罐、第二储液罐以及第三储液罐内药液中反应物的浓度，并根据监测结果生成抽取控制信号和药液补充控制信号，以控制设于第一储液罐上的药液抽取管抽取第一储液罐内的药液，控制药液补充管向第三储液罐中补充药液，使得储液罐内的药液浓度处于适当水平，避免药液浓度波动太大导致工艺不稳定的问题。
一种药液控制装置设备

[发明专利]超势垒功率器件及其制造方法-CN201910468443.6有效
发明人：李明;刘国梁;赵圣哲;李理 -专利权人： 深圳方正微电子有限公司
申请日： 2019-05-31 - 公布日： 2023-06-09 - 主分类号： H01L29/06 文献下载
摘要：本发明供一种超势垒功率器件及其制造方法，该制造方法包括以下步骤：在N型衬底的N型外延层表面形成具有阶梯结构的氧化层，并在N型外延层表面形成第一P型注入区、第一N型注入区，且在第一N型注入区中形成第二P型注入区，在第一P型注入区形成第二N型注入区；在氧化层表面形成多晶硅层；沉积正面、背面金属层。由此制造方法获得的超势垒功率器件的综合器件性能优于传统结构的器件芯片，并且漏电电流水平要远低于传统器件。
超势垒功率器件及其制造方法

[发明专利]一种芯片打标方法及芯片-CN202310143402.6在审
发明人：杨鑫洁;陈定平;张啸 -专利权人： 深圳方正微电子有限公司
申请日： 2023-02-03 - 公布日： 2023-06-06 - 主分类号： H01L21/027 文献下载
摘要：本申请属于半导体技术领域，提供了一种芯片打标方法及芯片，通过在芯片衬底上形成光刻胶层，然后在芯片衬底的指定区域进行激光打标，采用湿法工艺去除芯片衬底上的光刻胶层，最后采用洗涤塔工艺洗刷芯片衬底的表面，从而带走隐藏在打标后的孔内以及飘散在芯片衬底表面的打标颗粒，满足打标后对残留颗粒的工艺要求，解决了目前芯片打标后的颗粒残留的问题。
一种芯片方法

[发明专利]双势垒沟槽外延高压PIN芯片及其制造方法-CN201910468427.7有效
发明人：刘国梁;李明;李理 -专利权人： 深圳方正微电子有限公司
申请日： 2019-05-31 - 公布日： 2023-05-26 - 主分类号： H01L21/329 文献下载
摘要：本发明供一种双势垒沟槽外延高压PIN芯片及其制造方法，包括以下步骤：对N型衬底的N型外延层进行刻蚀处理，使N型外延层表面形成若干第一沟槽；对第一沟槽进行P型离子注入，形成P型注入区；对N型外延层进行刻蚀处理，使N型外延层表面形成若干第二沟槽；进行P型外延的在第一、第二沟槽上进行P型外延沉积；去除第一、二沟槽外部的P型外延；对第一沟槽内的P型外延进行P型离子注入，形成P型离子注入区；在第一、二沟槽的间隙表面沉积介质层；在第一、二沟槽表面沉积一层过渡层，并在过渡层表面沉积金属层，经退火处理；沉积正面、背面金属层。由此制造方法获得的PIN芯片导通压降为0.6V左右，反向击穿电压达到1200V及以上。
双势垒沟槽外延高压 pin 芯片及其制造方法

[发明专利]碳化硅功率器件结终端结构及制造方法、碳化硅功率器件-CN201811517728.6有效
发明人：贺冠中 -专利权人： 深圳方正微电子有限公司
申请日： 2018-12-12 - 公布日： 2023-04-14 - 主分类号： H01L21/04 文献下载
摘要：本发明提供一种碳化硅功率器件结终端结构及制造方法、碳化硅功率器件。其制造方法包括以下步骤：提供具有碳化硅外延层的衬底；自碳化硅外延层表面向远离碳化硅外延层的方向上，沉积形成层叠叠设的若干层介质薄膜；对介质薄膜进行多次刻蚀处理，使各介质薄膜具有不同边界；在介质薄膜表面形成便于进行P型杂质注入的硬掩膜图案；对碳化硅外延层表面进行P型杂质注入处理，获得具有不同深度和浓度分布的P型杂质；去除碳化硅外延层表面的硬掩膜和具有不同边界的介质薄膜，得到碳化硅功率器件结终端结构。由此制造方法实现对碳化硅外延层进行不同浓度和深度的P注入，从而获得结终端区域电场分布可控的碳化硅功率器件结终端结构。
碳化硅功率器件终端结构制造方法

[发明专利]场效应管及其制备方法-CN202010836655.8有效
发明人：陈建国;罗剑生 -专利权人： 深圳方正微电子有限公司
申请日： 2020-08-19 - 公布日： 2023-02-21 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种具有场效应管及其制备方法。该场效应管包括外延层、栅介质层、栅极场板、源极和漏极，外延层包括衬底和在衬底上依次层叠设置的沟道层、势垒层和钝化层，栅介质层设置于钝化层上，源极和漏极设置于栅介质层的相对两侧；栅介质层中设有暴露出部分钝化层的窗口，窗口靠近漏极的侧壁设置为击穿电压增强结构，在击穿电压增强结构中，沿远离钝化层的方向，侧壁与漏极间的距离逐渐减小；栅极场板覆盖窗口的侧壁并与钝化层接触。场效应管能够有效改善栅极靠近漏极附近存在极高电场峰值的问题，提高场效应管器件的击穿电压。
场效应及其制备方法

[发明专利]金属氧化物半导体晶体管及其制备方法-CN202110270445.1有效
发明人：马万里 -专利权人： 深圳方正微电子有限公司
申请日： 2021-03-12 - 公布日： 2023-02-21 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种金属氧化物半导体晶体管及其制备方法。该金属氧化物半导体晶体管包括衬底层、外延层、体区、源区、第一栅介质层、栅极、并排依次紧靠的多个阻挡部和与多个所述阻挡部相对应的多个终端区；所述外延层设置于所述衬底层上，所述第一栅介质层用于间隔所述栅极与所述外延层，所述体区设置于所述外延层中，所述源区设置于所述体区中，所述终端区设置于所述源区远离所述栅极的一侧的外延层中；其中，各所述终端区的掺杂类型与所述体区的掺杂类型相同，所述源区的掺杂类型与所述外延层的掺杂类型相同；在多个所述阻挡部中，靠近所述源区的阻挡部的厚度较小，在多个所述终端区中，靠近所述源区的终端区中的掺杂浓度较高。
金属氧化物半导体晶体管及其制备方法

[发明专利]金属氧化物半导体场效应晶体管及其制备方法和应用-CN202110268619.0有效
发明人：马万里 -专利权人： 深圳方正微电子有限公司
申请日： 2021-03-12 - 公布日： 2022-11-18 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种金属氧化物半导体场效应晶体管及其制备方法和应用。该金属氧化物半导体场效应晶体管包括N型基体，N型基体的一侧设有沟槽，N型基体内设有P‑体区、P+区和N+区，P‑体区包绕沟槽，P+区自沟槽的槽底向P‑体区延伸，N+区包括第一N+区和第二N+区，第一N+区在沟槽内围绕沟槽的侧壁设置且露出P+区，第二N+区在相邻的P‑体区之间；栅氧化层，栅氧化层设置在N型基体的设有沟槽的一侧，并且露出沟槽；多晶硅层，多晶硅层设置在栅氧化层上，多晶硅层、栅氧化层、P+区与N+区围成接触孔；以及第一金属层，第一金属层设在多晶硅层上且向下延伸填充满接触孔，上述结构的晶体管在不降低单脉冲雪崩击穿能量的同时还提高了器件的工作速度。
金属氧化物半导体场效应晶体管及其制备方法应用

[发明专利]半导体器件制备方法-CN202010303791.0有效
发明人：李理 -专利权人： 深圳方正微电子有限公司
申请日： 2020-04-17 - 公布日： 2022-09-16 - 主分类号： H01L21/28 文献下载
摘要：本发明涉及一种半导体器件制备方法，具体包括以下步骤：提供衬底；于包含第一元素的第一气氛下对衬底进行第一次退火，以于衬底表面掺入第一元素；于第二气氛下对衬底进行第二次退火，第二次退火的退火温度低于第一次退火的退火温度；于第三气氛下对衬底进行热氧化，于衬底的表面形成栅氧化层。衬底在第一次退火时引入第一元素，再形成栅极氧化层，通过第一次退火和第二次退火精确的控制引入的第一元素的数量、深度和浓度分布，在进行热氧化时，衬底表面一部分会被去除，衬底中的第一元素能够产生消除缺陷的效果，又不会因为含量过高导致栅极可靠性下降，栅氧化层可靠性被提高。
半导体器件制备方法

[发明专利]一种TiN膜层形貌的刻蚀方法及TiN膜层-CN202210290078.6在审
发明人：陈定平;刘重伶;周克涝;金航;刘欣;罗浩;胡华胜 -专利权人： 深圳方正微电子有限公司
申请日： 2022-03-23 - 公布日： 2022-07-22 - 主分类号： H01L21/306 文献下载
摘要：本申请属于半导体集成电路技术领域，尤其涉及一种TiN膜层形貌的刻蚀方法及TiN膜层。该方法包括：对待刻蚀膜层，首先以光刻胶为掩膜，对待刻蚀膜层中的氧化硅膜层进行刻蚀，使氧化硅膜层呈正八字形态；然后以呈正八字形态的氧化硅膜为掩膜，对待刻蚀膜层中的TiN膜层进行刻蚀，使TiN膜层呈正八字形态；进一步的，采用湿法侧向腐蚀呈正八字形态的TiN膜层，使TiN膜层呈正梯形形貌，且TiN膜层的侧面与P‑氮化镓的顶面的内夹角位于85‑90度之间；剥去氧化硅膜后，得到目标TiN形貌的膜层。通过该方法制备的TiN膜层的TiN层与p‑GaN层的接触面积较大，能够减少TiN层与p‑GaN组成的反向的肖特基结的漏电情况，保证其具有较大的开启电压和较强的抗噪声能力。
一种 tin 形貌刻蚀方法

[发明专利]沟槽型VDMOS器件及其制造方法-CN201910468719.0有效
发明人：李明;刘国梁;赵圣哲;李理 -专利权人： 深圳方正微电子有限公司
申请日： 2019-05-31 - 公布日： 2022-07-19 - 主分类号： H01L21/336 文献下载
摘要：本发明供一种沟槽型VDMOS器件的制造方法及其制造方法，该制造方法包括在对具有掩膜的N型外延层形成的第一沟槽进行栅极氧化层、N型多晶硅的沉积处理；采用湿法工艺去除掩膜；形成体区，在N型多晶硅侧面形成掩膜侧墙，并对N型外延层进行第二沟槽刻蚀；在第二沟槽底部沉积形成隔离层，去除掩膜侧墙，在N型外延层上形成源区，去除隔离层；依次形成介质层、接触孔、金属层和电极引线。由此制造方法获得的沟槽型VDMOS器件，体区和金属层之间短接性能良好，不寄生NPN二极管，因而具有良好的EAS性能和Vfsd性能。
沟槽 vdmos 器件及其制造方法

[发明专利]增强型高电子迁移率晶体管的p-GaN帽层的制备方法-CN201910749810.X有效
发明人：陈建国;罗剑生 -专利权人： 深圳方正微电子有限公司
申请日： 2019-08-14 - 公布日： 2022-06-14 - 主分类号： H01L21/335 文献下载
摘要：本发明属于半导体技术领域，尤其涉及一种增强型高电子迁移率晶体管的p‑GaN帽层的制备方法。本发明提供的增强型高电子迁移率晶体管的p‑GaN帽层的制备方法，包括：提供包括依次层叠设置的沟道层和势垒层的外延片；在势垒层背离沟道层的表面依次生长注入阻挡层和AlN层，对部分注入阻挡层和AlN层进行刻蚀，使得势垒层表面的部分区域裸露，形成p‑GaN帽层区窗口；在AlN层背离注入阻挡层的表面和p‑GaN帽层区窗口外延生长p‑GaN材料层，对p‑GaN帽层区窗口以外区域的p‑GaN材料层、AlN层和注入阻挡层进行刻蚀，形成p‑GaN帽层。以解决现有p‑GaN帽层的制备工艺存在的外延均匀性差，p‑GaN帽层中的Mg离子分布不均匀的问题。
增强电子迁移率晶体管 gan 制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 838 条