“竹内有一”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果24个，建议您升级VIP下载更多相关专利

[发明专利]碳化硅半导体装置及其制造方法-CN202080016354.9有效
发明人： 竹内有一;铃木克己;山下侑佑;加藤武宽 -专利权人：株式会社电装
申请日： 2020-02-13 - 公布日： 2023-10-27 - 主分类号： H01L21/28 文献下载
摘要：将源极区域(8)做成具有由形成在基体区域(6)侧的外延生长层构成的第1源极区域(8a)、以及由与源极电极相接并且第1导电型杂质浓度比第1源极区域高的离子注入层构成的第2源极区域(8b)的结构。
碳化硅半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN202080049387.3有效
发明人：高谷秀史;竹内有一;渡边行彦 -专利权人：株式会社电装
申请日： 2020-03-24 - 公布日： 2023-08-15 - 主分类号： H01L29/06 文献下载
摘要：半导体装置(1)的半导体衬底(10)的终端区域(102)具有p型的多个保护环(16)和多个第1扩散区域(17)。在对上述半导体衬底进行平面观察时，与上述多个保护环的1个对应而配置有上述多个第1扩散区域的1个。在对上述半导体衬底进行平面观察时，上述多个保护环分别位于对应的上述第1扩散区域内。上述多个保护环各自的宽度比对应的上述第1扩散区域的宽度小。
半导体装置及其制造方法

[发明专利]碳化硅半导体装置及其制造方法-CN201880056697.0有效
发明人：梶爱子;竹内有一;箕谷周平;铃木龙太;山下侑佑 -专利权人：株式会社电装
申请日： 2018-08-29 - 公布日： 2023-08-11 - 主分类号： H01L29/78 文献下载
摘要：第1导电型的源极区域(8)构成为，其第2导电型的基区(6)侧和其与源极电极(15)欧姆接触的表面侧相比杂质浓度低。例如，将源极区域(8)由设为较低浓度的第1源极区域(8a)和设为比其高浓度的第2源极区域(8b)构成。由此，能够减小负载短路时的饱和电流值，能够使SiC半导体装置的短路耐量提高。
碳化硅半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201880059522.5有效
发明人： 竹内有一;海老原康裕;杉本雅裕;山下侑佑 -专利权人：株式会社电装
申请日： 2018-09-17 - 公布日： 2023-05-30 - 主分类号： H01L29/78 文献下载
摘要：在以一个方向为长度方向的沟槽栅构造的下方，配置具有以与沟槽栅构造交叉的方向为长度方向的JFET部(3)及电场阻挡层(4)的饱和电流抑制层(3、4)。此外，JFET部(3)和电场阻挡层(4)为交替地反复形成的条形状，将JFET部(3)做成具有第1导电型杂质浓度比较高的第1层(3b)和第1导电型杂质浓度比其低的第2层(3c)的结构。
半导体装置及其制造方法

[发明专利]碳化硅半导体装置及其制造方法-CN201780041600.4有效
发明人： 竹内有一;宫原真一朗;秋叶敦也;铃木克己;渡边行彦 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2017-06-29 - 公布日： 2023-01-20 - 主分类号： H01L29/06 文献下载
摘要：在p型连接层(30)的前端连结p型扩张区域(40)。通过形成这样的p型扩张区域(40)，能够消除在p型连接层(30)与p型保护环(21)之间间隔变大的区域。因此，在台面部中，能够抑制等电位线过度隆起，能够确保耐压。
碳化硅半导体装置及其制造方法

[发明专利]碳化硅半导体装置-CN201880006962.4有效
发明人： 竹内有一;秋叶敦也;青井佐智子;铃木克己 -专利权人：株式会社电装
申请日： 2018-01-17 - 公布日： 2022-09-16 - 主分类号： H01L29/78 文献下载
摘要：使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此，用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀，能够以在底面没有凹凸的状态形成栅极绝缘膜(7)，所以能够使栅极绝缘膜(7)的膜厚成为一定。因而，能够将p型深层(5)及p型深层(30)形成到较深的位置，并且能够得到栅极绝缘膜(7)的耐压。
碳化硅半导体装置

[发明专利]碳化硅半导体装置及其制造方法-CN201780075779.5有效
发明人： 竹内有一;铃木龙太;永冈达司;青井佐智子 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2017-12-12 - 公布日： 2022-05-10 - 主分类号： H01L29/06 文献下载
摘要：在保护环部中，通过在n‑型漂移层(2)的表层部形成电场缓和用的电场缓和层(40)，从而抑制电场进入p型保护环(21)之间。由此，电场集中得到缓和，由电场集中引起的层间绝缘膜(10)的击穿得到抑制，能够抑制耐压下降。因此，能够制成可得到所期望的耐压的SiC半导体装置。
碳化硅半导体装置及其制造方法

[发明专利]碳化硅半导体装置-CN201880008427.2有效
发明人： 竹内有一;铃木优;杉本雅裕;渡边行彦 -专利权人：株式会社电装
申请日： 2018-01-17 - 公布日： 2022-05-03 - 主分类号： H01L29/78 文献下载
摘要：具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离，在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外，将电场缓和层(15)以直线状构成，将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成，抑制电场的进入。进而，在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间，也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下，抑制电场的进入。
碳化硅半导体装置

[发明专利]半导体装置的制造方法-CN201711159927.X有效
发明人：熊泽辉显;副岛成雅;竹内有一 -专利权人：株式会社电装
申请日： 2017-11-20 - 公布日： 2021-10-15 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种半导体装置的制造方法，能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中，在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中，在对负载锁定室和成膜室进行了减压的状态下，反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中，从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中，使表面电极与主半导体晶片进行肖特基接触。
半导体装置制造方法

[发明专利]碳化硅半导体装置及其制造方法-CN201780041585.3有效
发明人： 竹内有一;箕谷周平;铃木克己;山下侑佑 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2017-06-29 - 公布日： 2021-09-28 - 主分类号： H01L29/06 文献下载
摘要：与相邻的p型保护环(21)彼此的间隔对应地设定p型保护环(21)的宽度，使得p型保护环(21)彼此的间隔越大则宽度越大。另外，使框状部(32)的宽度基本上与p型深层(5)的宽度相等，并使框状部(32)彼此的间隔与p型深层(5)彼此的间隔相等。由此，能够在单元部、连接部以及保护环部减小每单位面积的沟槽(5a、21a、30a)的形成面积的差。因此，在形成p型层(50)时，进入每单位面积的沟槽(5a、21a、30a)内的p型层(50)的量的差也变小，能够使p型层(50)的厚度均匀化。
碳化硅半导体装置及其制造方法

[发明专利]碳化硅半导体装置及其制造方法-CN201780041566.0有效
发明人： 竹内有一;铃木克己;渡边行彦 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2017-06-29 - 公布日： 2021-09-14 - 主分类号： H01L29/06 文献下载
摘要：关于框状部(32)及p型保护环(21)中的单元部侧与其他部分相比间隔窄，将使间隔变窄的部分设为点线部(211、322)。这样，使框状部(32)及p型保护环(21)中的单元部侧的间隔变窄，从而将单元部侧的电场集中缓和，使得等电位线更朝向外周侧。此外，通过设置点线部(211、322)，在单元部、连接部及保护环部，减少每单位面积的沟槽的形成面积的差，使形成在单元部、连接部及保护环部之上的p型层的厚度均匀化。由此，当将p型层进行回蚀时，能够抑制p型层作为残渣残留在保护环部。
碳化硅半导体装置及其制造方法

[发明专利]半导体制造装置-CN201980088935.0在审
发明人：藤林裕明;竹内有一 -专利权人：株式会社电装
申请日： 2019-12-18 - 公布日： 2021-08-24 - 主分类号： H01L21/205 文献下载
摘要：半导体制造装置具有：薄膜形成部(10)，具有腔室(11)，该腔室具备设置基板(17)的设置台(13)并将基板加热、并且导入使薄膜(18)在基板之上生长的供给气体；以及供给气体单元(20，30)，向腔室内导入供给气体。供给气体单元具有：供给配管(100a～100e，110a～110c)，供给来自气体导入源(21a～21e，31a～31c)的气体；原料用的流量控制器(22a～22e，32a～32c)；集合配管(101，111)，在比流量控制器靠下游侧生成混合气体；分配配管(102a～102e，112a～112c)，连接到集合配管的下游侧；压力控制器(24，34)，调整混合气体压力；以及分配用的流量控制器(23a，23b，33a，33b)，控制混合气体的流量。
半导体制造装置

[发明专利]碳化硅半导体装置及其制造方法-CN201780041004.6有效
发明人： 竹内有一;铃木克己;渡边行彦 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2017-06-29 - 公布日： 2021-07-23 - 主分类号： H01L29/06 文献下载
摘要：使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此，p型保护环(21)的间隔增大、即沟槽(21a)变稀疏，由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此，如果在回蚀时将单元部的p型层(50)去除，则能够在保护环部不留残渣地去除p型层(50)。因此，在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时，能够抑制p型层(50)的残渣残留在保护环部。
碳化硅半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201980020140.6在审
发明人：海老原康裕;竹内有一;高谷秀史;渡边行彦 -专利权人：株式会社电装
申请日： 2019-03-19 - 公布日： 2021-01-22 - 主分类号： H01L29/78 文献下载
摘要：使JFET部(2a)为高浓度，并且由配置于其两侧的第二导电型区域(3、5、6、8、61)夹着JFET部而形成窄幅的结构。而且，以在成为了比正常动作时的漏极电压Vd稍高的电压时JFET部被夹断的方式，设定JFET部的宽度与JFET部及第二导电型区域的杂质浓度。
半导体装置及其制造方法

[发明专利]半导体装置及其制造方法-CN201680030119.0有效
发明人：远藤刚;秋叶敦也;竹内有一;高谷秀史;青井佐智子 -专利权人：株式会社电装;丰田自动车株式会社
申请日： 2016-04-05 - 公布日： 2020-09-29 - 主分类号： H01L29/78 文献下载
摘要：半导体装置具有：基板(1)，其包括外周区域和具有半导体元件的单元区域；以及所述基板上的漂移层(2)。半导体元件具备基极区域(3)、源极区域(4)、沟槽栅构造、比栅极沟槽深的深层(5)、源极电极(11)、以及漏极电极(12)。外周区域具有使所述漂移层露出的凹部(20)、以及保护环层(21)，保护环层具有在露出了的所述漂移层的表面包围所述单元区域的多个框形状的保护环沟槽(21c)、以及配置于保护环沟槽内的第1保护环(21a)。所述深沟槽的宽度和所述保护环沟槽的宽度。
半导体装置及其制造方法

1
2
下一页»
尾页
共 24 条