“R·皮拉里塞泰”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果86个，建议您升级VIP下载更多相关专利

[发明专利]超导量子位器件封装-CN201680091151.X有效
发明人： J·M·罗伯茨;A·A·埃尔谢尔比尼;S·利夫;J·M·斯旺;R·考迪罗;Z·R·约斯科维茨;N·K·托马斯;R·皮拉里塞泰;H·C·乔治;J·S·克拉克 -专利权人：英特尔公司
申请日： 2016-12-27 - 公布日： 2023-09-08 - 主分类号： G06N10/40 文献下载
摘要：本文公开的一种超导量子位器件封装包括具有第一面和相对的第二面的管芯，以及具有第一面和相对的第二面的封装衬底。管芯包括量子器件，所述量子器件包括：在管芯的第一面上的多个超导量子位和多个谐振器，以及耦合在管芯的第一面处的导电触点与多个超导量子位中的相关联的超导量子位或多个谐振器中的相关联的谐振器之间的多个导电通路。封装衬底的第二面还包括导电触点。器件封装还包括设置在管芯的第一面与封装衬底的第二面之间的第一级互连，其将管芯的第一面处的导电触点与封装衬底的第二面处的相关联的导电触点耦合。
超导量子器件封装

[发明专利]Ge和III-V族沟道半导体器件及制造方法-CN201910109659.3有效
发明人： R·皮拉里塞泰;S·达斯古普塔;N·戈埃尔;V·H·勒;M·拉多萨夫列维奇;G·杜威;N·慕克吉;M·V·梅茨;W·拉赫马迪;J·T·卡瓦列罗斯;B·舒金;H·W·肯内尔;S·M·塞亚;R·S·周 -专利权人：英特尔公司
申请日： 2013-09-27 - 公布日： 2022-08-16 - 主分类号： H01L29/06 文献下载
摘要：说明了具有最大顺从性和自由表面弛豫的Ge和III‑V族沟道半导体器件及制造这种Ge和III‑V族沟道半导体器件的方法。例如，一种半导体器件包括布置在半导体衬底上的半导体鳍状物。半导体鳍状物具有中心突出或凹陷段，沿半导体鳍状物的长度与突出外侧段对间隔开。覆层区布置在半导体鳍状物的中心突出或凹陷段上。栅极叠置体布置在覆层区上。源极区/漏极区布置在半导体鳍状物的所述突出外侧段对中。
ge iii 沟道半导体器件制造方法

[发明专利]电阻式随机存取存储器单元中的氧化物存储器元件的稀土金属与金属氧化物电极接合-CN201480081407.X有效
发明人： P·马吉;E·V·卡尔波夫;N·慕克吉;R·皮拉里塞泰;U·沙阿;B·S·多伊尔;R·S·周 -专利权人：英特尔公司
申请日： 2014-09-25 - 公布日： 2022-08-09 - 主分类号： H01L27/115 文献下载
摘要：薄膜电阻式存储器材料堆叠体包括在第一电极与薄膜存储器材料的界面处的高功函数金属氧化物、以及在第二电极与薄膜存储器材料的界面处的低功函数稀土金属中的至少一种。针对高导通/关断电流比，高功函数金属氧化物相对于存储器材料提供良好的肖特基势垒高度。金属氧化物与开关氧化物的相容性降低了氧/空穴的循环损失，以改善存储器器件的耐久性。低功函数稀土金属提供高氧溶解度以增强在沉积状态下在存储器材料内的空穴产生，以用于在提供与电阻式存储器材料的欧姆接触的同时实现低形成电压要求。
电阻随机存取存储器单元中的氧化物存储器元件稀土金属金属电极接合

[发明专利]用于量子点装置的横向栅极材料布置-CN202111324314.3在审
发明人： R·科特利尔;S·A·博亚尔斯基;H·C·乔治;P·阿明;P·H·基斯;R·皮拉里塞泰;R·考迪罗;F·吕蒂;J·S·克拉克 -专利权人：英特尔公司
申请日： 2021-11-10 - 公布日： 2022-06-14 - 主分类号： H01L29/423 文献下载
摘要：本文公开了用于量子点装置的横向栅极材料布置，以及相关的计算装置和方法。例如，在一些实施例中，量子点装置可以包括：量子阱堆叠体；以及在量子阱堆叠体上方的栅极，其中栅极包括栅电极，栅电极包括靠近栅极的侧面的第一材料和靠近栅极的中心的第二材料，并且第一材料具有与第二材料不同的材料成分。
用于量子装置横向栅极材料布置

[发明专利]随机数发生器-CN201580079992.4有效
发明人： C·C·郭;J·S·布罗克曼;J·G·阿尔萨特维纳斯科;K·奥乌兹;K·P·奥布莱恩;B·S·多伊尔;M·L·多齐;S·苏里;R·S·周;P·马吉;R·皮拉里塞泰;E·V·卡尔波夫 -专利权人：英特尔公司
申请日： 2015-06-17 - 公布日： 2022-03-18 - 主分类号： G06F7/58 文献下载
摘要：描述了一种装置，包括：磁隧道结(MTJ)器件，其具有其自由磁性层和固定磁性层的平面外磁化，并且被配置为具有远离中心并且较接近该MTJ器件的切换阈值的磁化偏移；以及逻辑单元，其用于根据MTJ器件的电阻状态产生随机数。
随机数发生器

[发明专利]可叠置薄膜存储器-CN201580080286.1有效
发明人： E·V·(I)·卡尔波夫;J·T·卡瓦列罗斯;R·S·周;N·慕克吉;R·里奥斯;P·马吉;V·H·勒;R·皮拉里塞泰;U·沙阿;G·杜威;M·拉多萨夫列维奇 -专利权人：英特尔公司
申请日： 2015-06-23 - 公布日： 2022-03-08 - 主分类号： H01L21/28 文献下载
摘要：薄膜晶体管沉积在衬底之上的金属层的一部分之上。存储器元件被耦合到薄膜晶体管以提供第一存储器单元。第二存储器单元在第一存储器之上。逻辑块被耦合到至少第一存储器单元。
可叠置薄膜存储器

[发明专利]电阻随机存取存储器器件及其形成方法-CN201680030630.0有效
发明人： R·皮拉里塞泰;P·马吉;U·沙阿;N·慕克吉;E·卡尔波夫;B·多伊尔;R·周 -专利权人：英特尔公司
申请日： 2016-06-27 - 公布日： 2022-02-11 - 主分类号： H01L21/76 文献下载
摘要：本公开内容提供用于形成电阻随机存取存储器(RRAM)器件的系统和方法。根据本公开内容的RRAM器件包括衬底和布置在其上的第一电极。RRAM器件包括布置在第一电极之上的第二电极和布置在第一电极和第二电极之间的RRAM电介质层。RRAM电介质层具有在第二电极和RRAM电介质层之间的界面处的顶部中心部分处的凹槽。
电阻随机存取存储器器件及其形成方法

[发明专利]IV族衬底上的III-N MEMS结构-CN201580080280.4有效
发明人： H·W·田;S·达斯古普塔;S·K·加德纳;R·皮拉里塞泰;M·拉多萨夫列维奇;S·H·宋;R·S·周 -专利权人：英特尔公司
申请日： 2015-06-26 - 公布日： 2022-02-01 - 主分类号： B81C1/00 文献下载
摘要：公开了用于在IV族衬底(例如，硅、硅锗或锗衬底)上形成III族材料‑氮化物(III‑N)微机电系统(MEMS)结构的技术。在一些情况下，该技术包括在衬底上、以及任选地在浅沟槽隔离(STI)材料上形成III‑N层，然后通过蚀刻来释放III‑N层以形成悬置于衬底上方的III‑N层的自由部分。该技术可以包括例如使用湿法蚀刻工艺，其选择性地蚀刻衬底和/或STI材料，但不蚀刻III‑N材料(或者以显著地较慢的速率蚀刻III‑N材料)。可以在III‑N层上形成压阻元件，例如，以检测III‑N层的自由/悬置部分中的振动或挠曲。因此，可以使用该技术来形成MEMS传感器，例如，加速度计、陀螺仪和压力传感器。
iv 衬底 iii mems 结构

[发明专利]沟槽限定的外延生长器件层-CN201710540962.X有效
发明人： R·皮拉里塞泰;S·H·宋;N·戈埃尔;J·T·卡瓦列罗斯;S·达斯古普塔;V·H·勒;W·拉赫马迪;M·拉多萨夫列维奇;G·杜威;H·W·田;N·慕克吉;M·V·梅茨;R·S·周 -专利权人：谷歌有限责任公司
申请日： 2013-06-20 - 公布日： 2022-01-25 - 主分类号： H01L27/092 文献下载
摘要：提供了一种沟槽限定的选择性外延生长工艺，其中，在沟槽的限定内进行半导体器件层的外延生长。在实施例中，制作沟槽，使其包括设置在所述沟槽的底部的原来的平面半导体种子表面。可以使包围种子表面的半导体区域相对于种子表面凹陷，其中，将隔离电介质设置到所述半导体区域上，以包围所述半导体种层并形成沟槽。在形成沟槽的实施例中，可以将牺牲硬掩模鳍状物覆盖到电介质内，之后对所述电介质平面化，以暴露出所述硬掩模鳍状物，之后去除所述硬掩模鳍状物，以暴露出所述种子表面。通过选择性异质外延从所述种子表面形成半导体器件层。在实施例中，通过使隔离电介质的顶表面凹陷来从所述半导体器件层形成非平面器件。在实施例中，可以由所述半导体器件层来制作具有高载流子迁移率的非平面CMOS器件。
沟槽限定外延生长器件

[发明专利]具有带有多电介质栅极堆叠体的Ⅲ-Ⅴ族材料有源区的非平面半导体器件-CN201810146657.7有效
发明人： G·杜威;M·拉多萨夫列维奇;R·皮拉里塞泰;B·舒-金;N·慕克吉 -专利权人：英特尔公司
申请日： 2013-06-12 - 公布日： 2021-12-28 - 主分类号： H01L29/06 文献下载
摘要：本发明描述了具有带有多电介质栅极堆叠体的Ⅲ‑Ⅴ族材料有源区的非平面半导体器件。例如，半导体器件包括设置在衬底上方的异质结构。异质结构包括具有沟道区的三维Ⅲ‑Ⅴ族材料体。源极和漏极材料区设置在所述三维Ⅲ‑Ⅴ族材料体上方。沟槽设置在所述源极和漏极材料区中，将源极区与漏极区分开，并且暴露所述沟道区的至少一部分。栅极堆叠体设置在所述沟槽中并且设置在所述沟道区的暴露的部分上。所述栅极堆叠体包括第一和第二电介质层以及栅极电极。
具有带有电介质栅极堆叠材料有源平面半导体器件

[发明专利]具有Ⅲ-Ⅴ族材料有源区和渐变栅极电介质的半导体器件-CN201810413954.3有效
发明人： G·杜威;M·拉多萨夫列维奇;R·皮拉里塞泰;M·V·梅茨 -专利权人：英特尔公司
申请日： 2013-09-27 - 公布日： 2021-11-30 - 主分类号： H01L29/06 文献下载
摘要：本发明描述了具有Ⅲ‑Ⅴ族材料有源区和渐变栅极电介质的半导体器件以及制造这种器件的方法。在示例中，半导体器件包括设置在衬底上方的Ⅲ‑Ⅴ族材料沟道区。栅极叠置体设置在所述Ⅲ‑Ⅴ族材料沟道区上。所述栅极叠置体包括直接设置在Ⅲ‑Ⅴ材料沟道区与栅极电极之间的渐变高k栅极电介质层。所述渐变高k栅极电介质层在邻近所述Ⅲ‑Ⅴ材料沟道区处具有较低的介电常数，并且在邻近所述栅极电极处具有较高的介电常数。源极区/漏极区设置在所述栅极叠置体的任一侧上。
具有材料有源渐变栅极电介质半导体器件

[发明专利]具有子鳍状物层的晶体管-CN201580079932.2有效
发明人： W·拉赫马迪;M·V·(M)·梅茨;V·H·勒;R·皮拉里塞泰;G·杜威;J·T·卡瓦列罗斯;A·阿格拉瓦尔 -专利权人：英特尔公司
申请日： 2015-06-16 - 公布日： 2021-11-09 - 主分类号： H01L29/10 文献下载
摘要：将子鳍状物层沉积在衬底上的绝缘层中的沟槽中。将鳍状物沉积在子鳍状物层上。鳍状物具有顶部部分和相对侧壁。鳍状物包括第一半导体材料。子鳍状物层包括III‑V族半导体材料。
具有子鳍状物层晶体管

[发明专利]电阻式存储器单元及电阻式存储器单元的前体、制造其的方法和包括其的器件-CN201480083609.8有效
发明人： N·慕克吉;R·皮拉里塞泰;P·马吉;U·沙阿;R·E·阿奇;M·库恩;J·S·布罗克曼;H·刘;E·V·卡尔波夫;K·奥乌兹;B·S·多伊尔;R·S·周 -专利权人：英特尔公司
申请日： 2014-12-24 - 公布日： 2021-09-14 - 主分类号： H01L43/08 文献下载
摘要：描述了电阻式存储器单元、其前体以及制造电阻式存储器单元的方法。在一些实施例中，电阻式存储器单元由包括切换层前体的电阻式存储器前体形成，切换层前体包含以受控分布存在于其中的多个氧空位，可选地不使用氧交换层。在这些或其它实施例中，所述的电阻式存储器前体可以包括形成在切换层前体上的第二电极，其中第二电极包括导电的但与氧基本上不发生反应的第二电极材料。还描述了包括电阻式存储器单元的器件。
电阻存储器单元制造方法包括器件

[发明专利]用于集成有功率管理和射频电路的片上系统(SOC)结构的III族-N晶体管-CN201710536570.6有效
发明人： H·W·田;R·周;V·拉奥;N·慕克吉;M·拉多萨夫列维奇;R·皮拉里塞泰;G·杜威;J·卡瓦列罗斯 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2021-08-13 - 主分类号： H01L21/8252 文献下载
摘要：利用基于能实现高Ft以及也具有充分高的击穿电压(BV)的III族‑氮化物(III‑N)的晶体管技术来集成RFIC与PMIC的片上系统(SoC)解决方案，以实现高电压和/或高功率电路。在实施例中，III组‑N晶体管结构容易进行缩放，以在很多相继代的器件中维持性能改善路线。在实施例中，III组‑N晶体管结构容易与IV族晶体管结构，例如平面和非平面硅CMOS晶体管技术进行单片集成。利用允许增强模式工作和良好栅极钝化的置换栅极技术形成具有一个或多个凹陷栅极、对称源极和漏极、再生长源极/漏极的平面和非平面HEMT实施例。
用于集成功率管理射频电路系统 soc 结构 iii 晶体管

[发明专利]包括局部丝状沟道的电阻性存储器单元、包括其的器件、以及制造其的方法-CN201480083490.4有效
发明人： P·马吉;R·皮拉里塞泰;N·慕克吉;U·沙阿;E·V·卡尔波夫;B·S·多伊尔;R·S·周 -专利权人：英特尔公司
申请日： 2014-12-18 - 公布日： 2021-06-25 - 主分类号： H01L27/24 文献下载
摘要：描述了电阻性存储器单元。在一些实施例中，电阻性存储器单元包括切换层，该切换层具有内部区域，一个或多个丝状体形成在内部区域中。在一些实例中，丝状体仅形成在切换层的内部区域内。还描述了制造这样的电阻性存储器单元和器件的方法。
包括局部丝状沟道电阻存储器单元器件以及制造方法

1
2
3
4
5
6
下一页»
尾页
共 86 条