[发明专利]半导体装置无效

专利信息
申请号: 201510092349.7 申请日: 2015-03-02
公开(公告)号: CN105990450A 公开(公告)日: 2016-10-05
发明(设计)人: 崔秀明 申请(专利权)人: 株式会社东芝
主分类号: H01L29/861 分类号: H01L29/861;H01L29/06
代理公司: 北京律盟知识产权代理有限责任公司 11287 代理人: 张世俊
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明关于半导体装置。半导体装置具备:第一导电型的第一半导体区域;第二导电型的第二半导体区域,设置在第一半导体区域表面;绝缘层,设置在第一及第二半导体区域上;配线层,设置在绝缘层上,与第二半导体区域电连接;第三半导体区域,设置在绝缘层下,与第一半导体区域相接;第四半导体区域,由第四与第二半导体区域夹隔第一半导体区域;第五半导体区域,设置在第一与第四半导体区域之间,杂质浓度比第一半导体区域高;第六半导体区域,设置在第一与第四半导体区域之间,杂质浓度比第四半导体区域低;以及第七半导体区域,由第七与第六半导体区域夹隔第一半导体区域,第七半导体区域杂质浓度比第一半导体区域高,且连接于配线层。
搜索关键词: 半导体 装置
【主权项】:
一种半导体装置,其特征在于包括:第一导电型的第一半导体区域;第二导电型的第二半导体区域,选择性地设置在所述第一半导体区域的表面;绝缘层,设置在所述第一半导体区域上及所述第二半导体区域上;配线层,设置在所述绝缘层上,与所述第二半导体区域电连接;第二导电型的第三半导体区域,设置在所述绝缘层下,且与所述第一半导体区域相接;第二导电型的第四半导体区域,由该第四半导体区域与所述第二半导体区域夹隔所述第一半导体区域;第一导电型的第五半导体区域,设置在所述第一半导体区域与所述第四半导体区域之间,且具有比所述第一半导体区域的杂质浓度高的杂质浓度;第二导电型的第六半导体区域,设置在所述第一半导体区域与所述第四半导体区域之间,且具有比所述第四半导体区域的杂质浓度低的杂质浓度;以及第一导电型的第七半导体区域,由该第七半导体区域与所述第六半导体区域夹隔所述第一半导体区域,该第七半导体区域具有比所述第一半导体区域的杂质浓度高的杂质浓度,且连接于所述配线层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510092349.7/,转载请声明来源钻瓜专利网。

同类专利
  • 超势垒二极管的加工方法和超势垒二极管-201510363885.6
  • 李理;黄宇萍 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2015-06-26 - 2019-11-08 - H01L29/861
  • 本发明提供了一种超势垒二极管的加工方法和超势垒二极管,所述加工方法包括:在N型衬底上依次形成N型外延层、场氧化层、多晶硅层和绝缘层;在绝缘层上形成图形化掩膜层后,对绝缘层进行各向同性刻蚀,以形成绝缘层掩膜结构;以形成的绝缘层掩膜结构为掩膜,依次对多晶硅层和场氧化层进行各向异性刻蚀,以暴露出用于制作体区的外延层的指定区域;在外延层的指定区域形成P型体区;在经过刻蚀的场化层的边缘下方的外延层中形成P‑型区域,在P‑型区域的上方对应的多晶硅层形成P型多晶硅结构;在形成P型多晶硅结构的P型体区中,形成与P‑型区域分离的N+型区域和电极。通过本发明的技术方案,提升了超势垒二极管的可靠性。
  • 一种高可靠抗辐照玻璃钝化快恢复整流二极管制造方法-201610584260.7
  • 古进;杨俊;肖汉斌;迟鸿燕;吴王进;蔡美晨 - 中国振华集团永光电子有限公司(国营第八七三厂)
  • 2016-07-23 - 2019-11-08 - H01L29/861
  • 本发明提供的一种高可靠抗辐照玻璃钝化快恢复整流二极管制造方法,采用钼或钨作为电极引线,管芯采用铝作为焊料,芯片采用深结扩散工艺,台面造型为正斜角造型,该芯片结构降低表面电场,同时在进行玻璃钝化封装前,采用酸、碱腐蚀工艺及钝化工艺对芯片台面进行保护,然后采用特殊玻璃粉进行高温钝化封装成型;本发明芯片成正斜角,降低了器件的表面电场,提高了芯片表面的稳定性;在芯片腐蚀过程中最大限度的清洁了芯片表面,减少了界面电荷的影响,使器件具有良好的雪崩击穿性能,提升产品的可靠性;由于钝化层较厚,同时具有一定的含铅量使产品能在辐照条件下稳定工作。
  • 一种散热良好的紧凑型贴片式二极管-201920397037.0
  • 戴玉娥 - 科广电子(东莞)有限公司
  • 2019-03-26 - 2019-11-08 - H01L29/861
  • 本实用新型系提供一种散热良好的紧凑型贴片式二极管,包括绝缘散热基座,绝缘散热基座上设有绝缘封装体,绝缘散热基座中设有让位通孔,让位通孔内设有导电柱,导电柱的顶部凸出于绝缘散热基座的上表面,导电柱上设有二极管芯片;二极管芯片上设有导电平台板,导电平台板的一端固定有导电竖板,导电竖板位于绝缘封装体的一侧外,导电竖板的底部固定有导电引脚板,导电引脚板的底面与导电柱的底面位于同一水平面,导电引脚板位于导电竖板靠近绝缘散热基座的一侧。本实用新型有效缩小其中一个导电结构的占用面积,另一导电结构大部分位于外界,且底部的导电引脚板向内设置,可进一步降低贴片式二极管的占用面积。
  • 一种具有稳固导线结构的二极管-201920397039.X
  • 李用兵 - 科广电子(东莞)有限公司
  • 2019-03-26 - 2019-11-08 - H01L29/861
  • 本实用新型系提供一种具有稳固导线结构的二极管,包括第一导电座和第二导电座,第一导电座上设有二极管芯片,二极管芯片外设有绝缘封装体;第一导电座包括第一平台部和第一引脚部,二极管芯片与第一平台部焊接相连,二极管芯片通过第一焊接层连接有导电引线,第一平台部上固定有绝缘支架,绝缘支架的顶部固定有绝缘限位管,导电引线穿过绝缘限位管设置;第二导电座包括第二平台部和第二引脚部,第二平台部设有限位通孔,导电引线远离二极管芯片的一端穿过限位通孔,导电引线与第二平台部之间连接有第二焊接层。本实用新型能够有效限制导电引线的位置,从而有效确保导电引线两端的焊接结构稳定且牢固。
  • 金刚石半导体器件-201880019196.5
  • 格丽斯·安德鲁·泰勒 - 艾文斯技术有限公司
  • 2018-02-28 - 2019-11-08 - H01L29/861
  • 本发明公开一种电气器件(2)。所述器件包括金刚石材料的基板(4)和延伸到基板中相应凹部(6)中的细长金属突起(18)。设置在相应突起和所述基板之间的掺杂半导体层(14)在所述突起和所述基板之间施加电场时表现为n型半导体材料,适于在所述半导体层内产生正空间电荷区域。
  • 快恢复二极管和电子设备-201920442031.0
  • 郝瑞红;肖秀光 - 比亚迪股份有限公司;深圳比亚迪微电子有限公司
  • 2019-04-01 - 2019-11-05 - H01L29/861
  • 本实用新型提供了快恢复二极管和电子设备。所述快恢复二极管包括:第一导电类型衬底;第一导电类型外延层,第一导电类型外延层设置在第一导电类型衬底的上表面上;第二导电类型阳极区,第二导电类型阳极区设置在第一导电类型外延层的上表面上;至少一个沟槽,至少一个沟槽从第二导电类型阳极区的表面穿过第二导电类型阳极区并延伸至第一导电类型外延层中,或从第一导电类型外延层的表面向第一导电类型外延层中延伸。由此,上述结构的快恢复二极管的开关频率较高,开关软度较佳;且快恢复二极管的制作工艺更简单,制作成本更低。
  • 双有源区型快速整流二极管-201822254256.1
  • 崔峰敏 - 傲迪特半导体(南京)有限公司
  • 2018-12-29 - 2019-10-29 - H01L29/861
  • 本实用新型涉及双有源区型快速整流二极管,硅晶片尺寸为2.55mm×2.55mm,上设有两个相同大小的有源区,每个有源区中,低掺杂的N型硅衬底上设有高掺杂P型硅基区,形成PN结,低掺杂的N型硅衬底呈圆角长方体状,所述N型硅衬底上有2个环形结构,外环为高掺杂N型硅发射区,高掺杂P型硅基区和外环高掺杂N型硅发射区中间有一个高掺杂P型硅基环。本实用新型在小尺寸的硅晶片上设置两个有源区,两个有源区共用阴极,每个有源区各自形成一个PN结及两个环形结构,形成的二极管结构反向恢复时间短,开关特性好,适用于照明用交换式电源。
  • 高压功率二极管-201920050378.0
  • 金钟珉;郑泰岭 - DBHITEK株式会社
  • 2019-01-11 - 2019-10-29 - H01L29/861
  • 高压功率二极管包括:P型半导体衬底;设置在半导体衬底上的P型外延层;设置在外延层下部、沿水平方向延伸的N型隔离层;设置在外延层上表面的氧化物隔离层,氧化物隔离层将外延层限定为阳极区和阴极区;设置在外延层上表面上且在阳极区中的N型导电性第一阱,其配置成电连接到阳极端子;设置在外延层上表面上且在阴极区中的P型导电性第二阱,其配置为电连接到阴极端子;设置在外延层的上表面上和第二阱在水平方向间隔开的保护环结构,该保护环结构包括第三阱和与阳极端子电连接的护环端子,第三阱具有水平方向布置的N型导电性第一子阱、P型导电性第二子阱和N型导电性第三子阱;以及设置在外延层上表面的与保护环结构水平间隔的P‑子区。
  • 瞬态抑制二极管-201822222383.3
  • 徐谦;庄娟梅 - 常州佳讯光电产业发展有限公司
  • 2018-12-28 - 2019-10-15 - H01L29/861
  • 本实用新型公开了一种瞬态抑制二极管,包括引脚、封装壳体以及至少一个TVS芯片,引脚与TVS芯片焊接,引脚的一部分与TVS芯片位于所述封装壳体内,所述TVS芯片上设有环绕在TVS芯片焊接区域周围的拒焊层。本实用新型具有能在焊接时避免因焊锡扩散而引起的短路的优点。
  • 一种防护型二极管结构-201920314824.4
  • 黄志军 - 河源创基电子科技有限公司
  • 2019-03-13 - 2019-10-15 - H01L29/861
  • 本实用新型提供了一种防护型二极管结构,包括二极管芯片、连接在所述二极管芯片两端的阳极引脚、阴极引脚、以及用于包覆所述二极管芯片的保护壳,所述保护壳左右两端还套设有软胶帽,所述软胶帽包括套设在所述保护壳外侧的发泡橡胶层、连接在所述发泡橡胶层一端内侧的硅胶层、以及连接在所述硅胶层内侧的海绵层,所述海绵层套设在所述阳极引脚与所述阴极引脚的外侧。本实用新型的二极管结构,结构稳定,能够保护两引脚,提高二极管的使用寿命。
  • 一种贴片式二极管的贴装结构-201920321484.8
  • 黄志军 - 河源创基电子科技有限公司
  • 2019-03-13 - 2019-10-15 - H01L29/861
  • 本实用新型系提供一种贴片式二极管的贴装结构,包括绝缘封装体,绝缘封装体内设有两个引脚框架,每个引脚框架靠近绝缘封装体中心一侧的顶部设有凹陷缺口部,两个凹陷缺口部之间连接有一个二极管芯片,二极管芯片底部的电极与凹陷缺口部的底面之间还连接有第一导电银胶层;引脚框架的底部固定有支撑筒,支撑筒位于绝缘封装体外,支撑筒的底部固定有焊接板,焊接板的底面呈锯齿状的凹凸面结构,焊接板中贯穿有加固通孔,加固通孔连通支撑筒的内部。本实用新型能够确保贴片式二极管底部的散热效率,锯齿状的凹凸面配合加固通孔能够有效引脚框架与PCB焊盘之间焊接结构的牢固性,凹陷缺口部能够有效提高对二极管芯片的定位效果。
  • 一种双向对称TVS二极管-201920420317.9
  • 周伟伟;欧阳炜霞 - 焕珏(上海)集成电路有限公司
  • 2019-03-29 - 2019-10-11 - H01L29/861
  • 本实用新型涉及一种双向对称TVS二极管,包括:P型衬底;N型外延层,形成于所述P型衬底上;P+掺杂区,形成于所述N型外延层表面;P+隔离区,穿过所述N型外延层,所述P+隔离区的底部与所述P型衬底连接;氧化层,形成于所述N型外延层之上,所述P+隔离区的表面通过所述氧化层与所述P+掺杂区连接;金属孔,形成于所述P+隔离区及所述P+掺杂区之上、所述氧化层之间;钝化层,形成于所述金属层之上;以及背面金属层,形成于所述P型衬底的背面。本实用新型结构设计合理,集成度高,尺寸小,大大节约芯片面积。
  • 一种塑封二极管散热结构-201920522752.2
  • 孔凡伟;段花山 - 山东晶导微电子股份有限公司
  • 2019-04-17 - 2019-10-08 - H01L29/861
  • 本实用新型公开了一种塑封二极管散热结构,包括二极管主体,二极管主体包括塑封盖和引脚,塑封盖的两端均固定连接有直径相同的散热盖,两个散热盖的中部均穿插连接有引脚,电极片的两端均固定连接有硅芯片,两个硅芯片远离电极片的一端均固定连接有线座,两个线座的一端分别与引脚的一端固定连接,本实用新型通过保护罩,有效地保护了硅芯片和电极片;通过塑封盖的外部套设的散热片,当二极管工作时,散热片分散热量,避免影响二极管的性能;由于两个散热盖的内部固定连接的防尘片和散热网,便于塑封二极管在工作时进行散热,且保护内部结构,具备防潮和防尘的功能。
  • 集成在晶体管上的温度传感二极管结构及其制备方法-201611267833.X
  • 王培林;井亚会;戚丽娜;张景超;刘利峰;赵善麒 - 江苏宏微科技股份有限公司
  • 2016-12-31 - 2019-10-01 - H01L29/861
  • 本发明涉及一种集成在晶体管上的温度传感二极管结构及其制备方法,第一多晶硅层上部连接有第二氧化层,第二氧化层具有向下隔离出二极管区域的隔离部分,第二氧化层上部依次连接有第二多晶硅层和绝缘介质层,绝缘介质层的环形隔离部分将第二多晶硅层形成不相连接的二极管第二掺杂区和位于二极管第二掺杂区外围的隔离保护环,且隔离保护环不闭合,第二多晶硅层向下延伸与二极管第二掺杂区连接形成纵向的PN结,二极管的第一电极与第一多晶硅层连接、第二电极与二极管第二掺杂区连接,保护电极隔离保护环连接,保护电极与第二电极连接形成等电位。本发明能够实时探测晶体管芯片温度,能减少外界电流、电压及电场变化能对温度传感二极管影响。
  • 防止边缘击穿的环形栅单光子雪崩二极管及其制备方法-201611117264.0
  • 谢生;吴佳骏;毛陆虹 - 天津大学
  • 2016-12-07 - 2019-09-24 - H01L29/861
  • 本发明公开了一种防止边缘击穿的环形栅单光子雪崩二极管及其制备方法,重掺杂N区与P阱区共同构成N+/P‑well型感光二极管结构;重掺杂的N区也作为光电探测器的阴极接触区;P阱接触区为重掺杂的P型区域,该区作为光电探测器的阳极接触区;雪崩区域的电场由重掺杂N+区指向P‑well区,使得耗尽区下方生成的电子更容易漂移进雪崩区,提高探测器的灵敏度;深N阱作为感光二极管的局部衬底,还用来实现与其它电子器件的相互隔离;氧化层区域,包括栅氧和场氧两部分;多晶硅栅为包围感光二极管的环形区域;N+/P‑well型感光二极管的耗尽层作为单光子探测的主要感光区域。避免了边缘击穿现象导致SPAD器件不能正常工作。
  • 一种耐高温的稳压二极管-201920403717.9
  • 陈令恭;路尚伟;李宝乾;姚梦迪 - 山东沂光集成电路有限公司
  • 2019-03-28 - 2019-09-20 - H01L29/861
  • 本实用新型公开了一种耐高温的稳压二极管,包括主体、横杆、连接块,所述主体的内部贯穿有横杆,所述横杆的端部固定有限位块,所述限位块的端部设置有卡块,且限位块与卡块之间连接有缓冲块,所述缓冲块的侧面呈倾斜状,所述横杆的另一端端部边缘处固定有连接块,且连接块的内壁对称开设有凹块;通过设计的卡块、缓冲块,当使用者需要将多个稳压二极管进行连接时,首先将其中一个稳压二极管横杆的另一端端部与另一个稳压二极管的横杆的端部进行卡合,但其连接过程通常以直接焊接的方式,但目前市面上的稳压二极管的两端均为平面,导致焊接过程中困难,该连接卡合的方式,大大降低了工作人员的工作难度,从而提高工作效率。
  • 半导体整流器件及其制作方法-201410828687.8
  • 钟圣荣;邓小社;周东飞 - 无锡华润上华科技有限公司
  • 2014-12-25 - 2019-09-17 - H01L29/861
  • 一种半导体整流器件,在正向偏置时,电子电流从上电极(阳极)靠近沟槽结构表面的导电沟道向第一导电类型衬底流动,电子移动几乎不存在任何势垒,加上沟槽结构表面的电子增强效应,使得器件正向压降大大降低。反向偏置时,利用PN结(第二导电类型掺杂区和沟槽结构之间)的横向耗尽,形成空间电荷区,阻挡载流子的移动,使得器件反向漏电较小,反向电压增大。各沟槽结构的存在,也增加了器件耗散能量的结面积大小,使得器件具备高反向击穿电压以及高雪崩耐量。还公开该半导体整流器件的制作方法,该方法与沟槽MOS工艺兼容,整个工艺采用4张光刻板,简化工艺流程,降低制造成本。
  • 低压降二极管-201920316249.1
  • 王成森;潘建英;沈怡东;欧阳潇 - 捷捷半导体有限公司
  • 2019-03-13 - 2019-09-17 - H01L29/861
  • 本实用新型公开了一种低压降二极管,涉及二极管技术领域。所述二极管包括N‑原始单晶层,所述N‑原始单晶层的下表面形成有N+衬底层,所述N+衬底层的下表面形成有N++衬底层,所述N++衬底层的下表面形成有N+++衬底层,所述N+++衬底层的下表面形成有阴极金属层,所述阴极金属层、N+++衬底层、N++衬底层、N+衬底层以及N‑原始单晶层形成完整的二极管阴极区,所述N‑原始单晶层的上表面形成有P型阳极层,所述P型阳极层的上表面形成有阳极金属层,所述P型阳极层以及部分N‑原始单晶层的四周形成有半环形沟槽,在所述半环形沟槽的内壁形成有钝化层。所述二极管中具有高浓度的厚衬底层,且通过设置N+++/N++/N+/N‑/P结构,使得阴极区串联电阻小,压降低。
  • 低压降二极管P-N结结构-201920323841.4
  • 王成森;潘建英;欧阳潇 - 捷捷半导体有限公司
  • 2019-03-13 - 2019-09-13 - H01L29/861
  • 本实用新型公开了一种低压降二极管P‑N结结构,涉及二极管技术领域。所述P‑N结结构包括N‑原始单晶层,所述N‑原始单晶层的下表面形成有N+衬底层,所述N+衬底层与N‑原始单晶层形成二极管阴极层,所述N‑原始单晶层的上表面形成有P型阳极层,其中所述P型阳极层的下表面设置有向所述N‑原始单晶层内部延伸的凸起,所述凸起与其上侧部分的P型阳极层形成深P阱阳极区,所述深P阱阳极区的两侧为P型浅结阳极区。所述P‑N结结构中P型阳极区内设置有局部内凹结构,在同等芯片面积的情况下P‑N结结面积增加了30%以上,大幅降低了二极管的压降值。
  • 带有圆形OJ芯片的二极管-201920362678.2
  • 李志峰;崔振华;赵峰 - 山东省半导体研究所
  • 2019-03-20 - 2019-09-10 - H01L29/861
  • 本实用新型属于芯片制作领域,尤其涉及带有圆形OJ芯片的二极管,包括圆柱型铜座、新型圆形OJ芯片、外接引线,其新型圆形OJ芯片的外侧设置有与新型圆形OJ芯片配合设置的新型白胶保护层,所述圆柱型铜座的上部还设置有用于包裹新型圆形OJ芯片和外接引线的圆柱型包裹黑胶;其碱洗工艺依次为:选取镀镍硅片‑双面用胶‑曝光显影‑酸腐蚀硅‑穿透腐蚀‑圆形晶粒分离‑去胶‑光刻机刻槽。本实用新型结构设计合理,其中圆环槽和圆柱槽的设计,则可以大大提高芯片与白胶的粘结效果,使其能够更好地与圆柱型铜座和外接引线配合固定;其圆形OJ芯片的碱洗工艺,则提高了电流,其电流最大50A,气孔减少15%,黑胶成型后良品率由92%提高到97%以上。
  • 一种高频吸收二极管芯片及其生产方法-201710028828.1
  • 王兴龙;李述洲;陈亮;张力;潘宜虎 - 重庆平伟实业股份有限公司
  • 2017-01-16 - 2019-09-06 - H01L29/861
  • 本发明提供一种高频吸收二极管芯片及其生产方法,该芯片包括衬底,衬底的上表面形成有外延层,外延层上设有基区窗口,基区窗口包括压点区以及位于压点区外围的分压区,外延层将压点区与分压区隔开,基区窗口上形成有第一离子扩散层,第一离子扩散层上设有发射区窗口,发射区窗口上形成有第二离子扩散层,压点区内的第一离子扩散层、第二离子扩散层的上表面设有钝化层,分压区内的第一离子扩散层上表面形成有氧化层,氧化层、钝化层均延伸至外延层的上表面。采用本发明的芯片特别适宜于RCD电路中尖峰吸收,同时,该工艺形成的芯片在125℃下的高温漏电流比传统扩散型二极管芯片小50%以上,缺陷率低,而且本工艺简单,易于实现批量化生产。
  • 超势垒二极管的制备方法和超势垒二极管-201610476365.0
  • 李理;赵圣哲;马万里 - 北大方正集团有限公司;深圳方正微电子有限公司
  • 2016-06-24 - 2019-08-30 - H01L29/861
  • 本发明提供了一种超势垒二极管的制备方法和超势垒二极管,其中,制备方法包括:在N型衬底上依次形成N型外延层、场氧化层、P型多晶硅层和绝缘层;在绝缘层上形成图形化掩膜层后,对绝缘层进行各向同性刻蚀,以形成绝缘层掩膜结构;以绝缘层掩膜结构为掩膜,依次对P型多晶硅层和场氧化层进行各向异性刻蚀,以暴露出用于制作体区的外延层的指定区域;在外延层的指定区域形成P型体区;在P型体区的边缘形成P‑型区域;在P‑型区域的内侧的外延层中,形成与P‑型区域分离的N+型区域和电极,以完成超势垒二极管的制作。通过本发明的技术方案,减小了器件的通态压降,进而提升了超势垒二极管的可靠性。
  • 一种高压快软恢复二极管-201910439983.1
  • 张桥;颜家圣;周霖;黄智;刘鹏;肖彦;刘磊;吕晨襄 - 湖北台基半导体股份有限公司
  • 2019-05-24 - 2019-08-23 - H01L29/861
  • 本发明名称为一种高压快软恢复二极管。属于高压半导体二极管设计和制造技术领域。它主要是解决现有高压二极管不能满足高压4000V以上高压半导体器件反向续流要求的问题。它的主要特征是:所述半导体晶片由阳极P+块或阳极P+区、阳极P区、长基区N、阴极N+环、阴极P+块和阴极N+块组成;所述阳极P+块或阳极P+区分布在阳极P区表面,阳极P+块或阳极P+区与阳极P+块或阳极P+区之间的阳极P区构成阳极区;所述阴极N+块在长基区N表面间隔分布,阴极P+块位于阴极N+块之间,阴极P+块与阴极N+块之间由长基区N隔离。本发明具有更高的反向阻断电压、更短的反向恢复时间和改善二极管软度因子的特点,主要应用于IGBT、IGCT、IEGT等器件的反向续流。
  • 整流二极管-201910532271.4
  • 何飞 - 无锡光磊电子科技有限公司
  • 2019-06-19 - 2019-08-20 - H01L29/861
  • 本发明所公开的一种整流二极管,包括N+衬底层、叠加在N+衬底层上的N‑漂移层和掺杂在N‑漂移层上的P型沟道层,P型沟道层上通过掺杂若干个N+电荷隔离存储层后在N+电荷隔离存储层下方形成电荷存储区。其通过在P型沟道层中掺杂N+电荷隔离存储层,来改善二极管的反向恢复特性,并且解决了在RCD吸收电路使用工作时温度上升较高,干扰其它电路运行的技术问题。
  • 一种免封装二极管及其加工工艺-201910358279.3
  • 吴念博 - 苏州固锝电子股份有限公司
  • 2019-04-30 - 2019-08-16 - H01L29/861
  • 一种免封装二极管及其加工工艺;二极管包括绝缘硬质散热基板、绝缘导热胶、二极管芯片;绝缘硬质散热基板的下表面通过绝缘导热胶与二极管芯片的上表面黏贴固定;二极管芯片包括硅片衬底,其下表面通过第一杂质掺杂形成有N+区,并通过第二杂质掺杂形成有P+区,且N+区与P+区间隔设置;N+区及P+区形成于硅片衬底的同侧,且两者的表面均设有金属电极,构成两金属电极位于同侧。本发明通过大幅简化封装,能够降低材料费、人工费,实现最多可降低30%的加工成本,并能够提升单位时间的生产效率。
  • 一种新型免封装二极管及其加工工艺-201910358371.X
  • 吴念博 - 苏州固锝电子股份有限公司
  • 2019-04-30 - 2019-08-16 - H01L29/861
  • 一种新型免封装二极管及其加工工艺;二极管包括绝缘硬质散热基板、第一绝缘导热胶、二极管芯片及第二绝缘导热胶;绝缘硬质散热基板的下表面通过第一绝缘导热胶与二极管芯片的上表面黏贴固定;二极管芯片包括硅片衬底,其下表面通过第一杂质掺杂形成有N+区,并通过第二杂质掺杂形成有P+区,且N+区与P+区间隔设置;N+区及P+区同侧且两者的表面均设有金属电极,第二绝缘导热胶贴敷于二极管芯片的下表面,并裸露出各金属电极。本发明通过大幅简化封装,能够降低材料费、人工费,实现最多可降低30%的加工成本,并能够提升单位时间的生产效率。
  • 新型免封装二极管及其加工工艺-201910358372.4
  • 吴念博 - 苏州固锝电子股份有限公司
  • 2019-04-30 - 2019-08-16 - H01L29/861
  • 一种新型免封装二极管;包括二极管芯片,该二极管芯片包括一硅片衬底,其下表面通过第一杂质掺杂形成有N+区,并通过第二杂质掺杂形成有P+区,且N+区与P+区间隔设置;N+区以及P+区形成于硅片衬底的同侧,并且两者的表面均设有金属电极,构成两金属电极位于硅片衬底的同侧。本发明通过大幅简化封装,通过节省原材料,不仅对环保产生积极影响,且能够降低材料费、人工费,实现最多可降低40%的加工成本,并能够提升单位时间的生产效率。
  • 半导体装置-201680001961.1
  • 掛布光泰 - 富士电机株式会社
  • 2016-01-14 - 2019-08-13 - H01L29/861
  • 进一步实现二极管元件的反向恢复耐量的提高。具备:第一导电型的漂移层(1);第二导电型的阳极区(3),其设置于漂移层(1)的上部;第二导电型的抽出区(4),其设置于包围阳极区(3)的位置,且与阳极区(3)接触;以及第二导电型的场限环区(6j),其设置于漂移层(1)的上部的包围抽出区(4)的位置,且与抽出区(4)相离,其中,抽出区(4)构成为比阳极区(3)和场限环区(6j)深。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top