[发明专利]半导体器件和其形成方法在审
| 申请号： | 202010886231.2 | 申请日： | 2020-08-28 |
| 公开（公告）号： | CN112447738A | 公开（公告）日： | 2021-03-05 |
| 发明（设计）人： | 黄进义;施惟凯 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L27/11519 | 分类号： | H01L27/11519;H01L27/11521 |
| 代理公司： | 南京正联知识产权代理有限公司 32243 | 代理人： | 王素琴 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件，包含：沟道区，位于源极区与漏极区之间；栅极，位于沟道区上方；介电层，位于栅极上方；电容场板，位于介电层上方；以及字线，电耦合到电容场板。 | ||
| 搜索关键词： | 半导体器件 形成 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010886231.2/，转载请声明来源钻瓜专利网。
- 上一篇：非电动离网饮料泡制器
- 下一篇：在侧链路通信中进行无线链路管理的方法和装置
- 同类专利
- 半导体装置和包括该半导体装置的数据存储系统-202210679715.9
- 黄盛珉;沈载株;朴凤泰;郑泰哲;崔钟允 - 三星电子株式会社
- 2022-06-15 - 2022-12-23 - H01L27/11519
- 公开了一种半导体装置和包括该半导体装置的数据存储系统。所述半导体装置包括：基底；栅电极，在垂直于基底的上表面的第一方向上堆叠并彼此间隔开；分离区域，穿透栅电极，沿垂直于第一方向的第二方向延伸，并且在垂直于第一方向和第二方向的第三方向上彼此间隔开；沟道结构，沿第三方向布置成列，沿第二方向布置成行，并且在分离区域之间穿透栅电极；以及位线，在沟道结构上沿第三方向延伸。沟道结构包括第一组沟道结构，第一组沟道结构重复布置并且包括以第一节距和小于第一节距的第二节距依次布置的三个列，并且位线在第二方向上以小于第二节距的至少一个节距布置。
- 三维存储器件及其制作方法-202211008764.6
- 孔果果;庄梦琦;童宇诚;梁毅浩 - 福建省晋华集成电路有限公司
- 2022-08-22 - 2022-12-13 - H01L27/11519
- 本发明公开了三维存储器件，包括衬底以及设置在衬底上的存储堆叠结构。存储堆叠结构包括多组导电‑电介质层对，其中存储堆叠结构具有第一区域以及第二区域，位于第一区域的上半部的导电‑电介质层对堆叠成阶梯状、下半部具有相互切齐的第一侧壁，位于第二区域的上半部的导电‑电介质层对具有相互切齐的第二侧壁、下半部堆叠成阶梯状。如此，三维存储器件可通过简化的制作工艺形成存储堆叠结构，并且，避免具有高宽比较大的存储堆叠结构发生倒塌或结构缺陷等问题。
- 半导体装置和包括半导体装置的电子系统-202210219592.0
- 权烔辉;闵忠基 - 三星电子株式会社
- 2022-03-08 - 2022-12-06 - H01L27/11519
- 提供了一种半导体装置和包括半导体装置的电子系统。所述半导体装置包括：外围电路结构，包括下基底、形成在下基底上的多个电路和连接到所述多个电路的多个布线层；上基底，覆盖外围电路结构，并且包括贯通开口；存储器堆叠结构，包括多条栅极线；存储器单元接触件，穿过所述多条栅极线中的至少一条栅极线，以接触所述多条栅极线之中的一条栅极线，存储器单元接触件通过贯通开口延伸到外围电路结构并且被构造为电连接到所述多个布线层之中的第一布线层；以及多个虚设沟道结构，穿过所述多条栅极线中的至少一条栅极线，以通过贯通开口延伸到外围电路结构。
- 微电子装置和相关存储器装置、电子系统和方法-202210485872.6
- 孔令雨;徐丽芳;I·V·恰雷;罗双强;黄淑娴 - 美光科技公司
- 2022-05-06 - 2022-11-08 - H01L27/11519
- 本申请涉及微电子装置和相关存储器装置、电子系统和方法。微电子装置包括：堆叠结构，其包括与导电结构竖直交错的绝缘结构；第一支撑柱结构，其在第一阶梯区中竖直延伸穿过所述堆叠结构，所述第一阶梯区包含界定于所述绝缘结构和导电结构的层的边缘处的台阶；和第二支撑柱结构，其在第二阶梯区中竖直延伸穿过所述堆叠结构，所述第二阶梯区包含界定于所述绝缘结构和导电结构的额外层的边缘处的额外台阶，所述第二支撑柱结构具有比所述第一支撑柱结构更小的横截面面积。还描述相关存储器装置、电子系统和方法。
- 一种形成阶梯区的方法和一种半导体器件及3D NAND-202010217713.9
- 冯冠松;张珍珍;张磊;汤召辉;郭静 - 长江存储科技有限责任公司
- 2020-03-25 - 2022-11-01 - H01L27/11519
- 本发明提供一种形成阶梯区的方法和半导体器件及3D NAND，所述半导体器件包括衬底和形成在所述衬底上的堆叠层，所述堆叠层包括多个复合层，每一所述复合层均包括第一介质层及其上的第二介质层，所述方法包括：在堆叠层顶部形成一顶部介质层；在顶部介质层上开一贯穿所述顶部介质层的开口；提供一种与所述顶部介质层不发生反应的刻蚀剂；使刻蚀剂进入开口中，刻蚀剂向下刻蚀打开顶层复合层，并在反应腔室的侧壁形成第一台阶结构；下层复合层刻蚀：使刻蚀剂进入反应腔室内，使刻蚀剂在向下刻蚀打开下一层复合层，在反应腔室侧壁形成第二台阶结构；重复下层复合层刻蚀直至阶梯区刻蚀完毕后去除顶部介质层。
- 非挥发性存储器的制造方法-201780096452.6
- 宁丹;王腾锋 - 成都锐成芯微科技股份有限公司
- 2017-11-02 - 2022-10-25 - H01L27/11519
- 一种非挥发性存储器的制造方法，包括步骤：在基底（50）上形成栅氧化层（60）；将逻辑栅极多晶硅（10,10'）通过至少两次沉积过程后，形成存储单元的叠层电容；通过蚀刻工艺移除多余的逻辑栅极多晶硅（10,10'），形成存储晶体管和外围逻辑晶体管。本发明所述方法，通过至少两次沉积形成存储晶体管的叠层电容，于标准逻辑工艺中制造出存储器，使得存储器的制造工艺更简单，与逻辑工艺兼容性好，成本低。
- 三维存储器及三维存储器制作方法-202010948522.X
- 张坤;王迪;周文犀 - 长江存储科技有限责任公司
- 2020-09-10 - 2022-10-04 - H01L27/11519
- 本发明实施例属于存储设备技术领域，具体涉及一种三维存储器及三维存储器制作方法，用于解决相关技术中连接孔对应的导电层与该导电层朝向基底一侧的导电层之间发生漏电的问题。该三维存储器包括基底和设置于基底上的堆叠结构，堆叠结构包括核心区以及连接区，连接区内设置有阶梯结构，阶梯结构包括呈阶梯状的绝缘结构，以及设置在绝缘结构的每一台阶上的导通层，每一导通层与至少一个导电层电连接；导通层设置在绝缘结构的台阶上，在形成连接孔时，使连接孔贯穿对应的导通层，由于每一台阶上的导通层朝向基底的一侧均为绝缘结构，因此导电插塞不会与相邻的导通层接触，进而避免了导电插塞导致的短路。
- 半导体存储装置-202110929390.0
- 池户昭仁 - 铠侠股份有限公司
- 2021-08-13 - 2022-09-27 - H01L27/11519
- 实施方式提供能够防止配线泄漏的半导体存储装置。实施方式的半导体存储装置具有：基底层；层叠体，具有在基底层上夹着绝缘体在第1方向上层叠的多个电极层，多个电极层具有具备多个台阶部的梯级部。具有具备在层叠体内在层叠体的层叠方向上延伸的半导体主体及设在半导体主体与电极层之间的电荷蓄积部的柱状部。具有设在上述多个台阶部之上的绝缘层、以及在上述第1方向上延伸并设在上述绝缘层内的多个柱状体。具有将层叠体分割为多个串单元的狭缝部。与狭缝部邻接的柱状体具有从轴心侧到外周侧依次形成的芯膜、半导体主体、隧道绝缘膜和阻断绝缘膜，柱状体不具有电荷蓄积膜。
- 半导体存储装置-202110929397.2
- 新屋敷悠介 - 铠侠股份有限公司
- 2021-08-13 - 2022-09-27 - H01L27/11519
- 实施方式提供能够实现高集成化的半导体存储装置。实施方式的半导体存储装置具备第1导电层、第2导电层、第3导电层、第1半导体层、第2半导体层、第1绝缘层以及第2绝缘层。将多个第1半导体层中的两个设为第3以及第4半导体层。将第3半导体层的宽度设为第1宽度，将第3半导体层与第1绝缘层之间的距离设为第1距离，将第3半导体层与第2绝缘层之间的距离设为第2距离。将第4半导体层的宽度设为第2宽度，将第4半导体层与第1绝缘层之间的距离设为第3距离，将第4半导体层与第2绝缘层之间的距离设为第4距离。第1距离以及第2距离中的某个较小的距离小于第3距离以及第4距离中的某个较小的距离，第1宽度大于第2宽度。
- 半导体装置及其制造方法-202110933257.2
- 新居雅人 - 铠侠股份有限公司
- 2021-08-13 - 2022-09-27 - H01L27/11519
- 提供能够比以往进一步小型化的半导体装置。半导体装置(10)具有：绝缘层(21)，设置在基板(20)的上方；导电体(110)，设置在绝缘层(21)内；以及导电体(120)，设置在绝缘层(21)内，在与基板(20)的表面平行的第1方向上与导电体(110)对置；以及绝缘膜(130)，设置在导电体(110)与导电体(120)之间。第1方向上的绝缘膜(130)的厚度比第1方向上的导电体(110)的厚度及第1方向上的导电体(120)的厚度的任一个都小。绝缘膜(130)的相对介电常数比绝缘层(21)的相对介电常数高。导电体(110)和导电体(120)在与第1方向相交并与基板(20)平行的第2方向上延伸。
- 半导体存储装置-202110911930.2
- 津田博隆 - 铠侠股份有限公司
- 2021-08-10 - 2022-09-13 - H01L27/11519
- 本发明涉及一种实现高集成化的半导体存储装置，具备：第1导电层，沿着第1方向延伸；第2导电层，在与第1方向交叉的第2方向上从第1导电层分离地配置，沿着第1方向延伸；多个半导体层，设置在第1导电层与第2导电层之间，具备在第1方向上排列的与第1导电层对置的第1区域、与第2导电层对置的第2区域、与第1区域的第1方向的一端及第2区域的第1方向的一端连接的第3区域、以及与第1区域的第1方向的另一端及第2区域的第1方向的另一端连接的第4区域；多个第1存储元件，分别设置在第1导电层与多个半导体层之间；以及多个第2存储元件，分别设置在第2导电层与多个半导体层之间。在第1方向上相邻的两个半导体层之间设置有空隙。
- 半导体存储装置-202111023496.0
- 志村昌洋;吉田毅 - 铠侠股份有限公司
- 2021-08-31 - 2022-09-06 - H01L27/11519
- 本公开涉及半导体存储装置。半导体存储装置具备基板、在与基板的表面交叉的第1方向上排列的多个第1导电层、在第1方向上延伸且与多个第1导电层相对的半导体层、设置于多个第1导电层与半导体层之间的栅极绝缘膜及在第1方向上延伸的第1电阻元件。第1电阻元件的第1方向上的一端比多个第1导电层的至少一部分距基板近。第1电阻元件的第1方向上的另一端比多个第1导电层距基板远。
- 半导体存储装置-202111004087.6
- 饭野浩光;竹下俊平;山本直树;野岛和弘 - 铠侠股份有限公司
- 2021-08-30 - 2022-08-30 - H01L27/11519
- 实施方式提供一种容易形成阶梯部的半导体存储装置。实施方式的半导体存储装置10具备：积层部100，将多个导电体层40沿z方向积层；及阶梯部200，将多个导电体层40沿y方向阶梯状引出。阶梯部200中包含着下侧阶梯部220与上侧阶梯部210。在上侧阶梯部210中，以沿z方向越朝下侧阶梯部220侧行进，导电体层40朝沿y方向的一侧延伸得越长的方式形成。下侧阶梯部220形成在比上侧阶梯部210更靠沿y方向与所述一侧为相反侧的位置。
- 非易失性存储器及其版图结构-202210526070.5
- 张有志;胡晓峰;杨洋 - 广州粤芯半导体技术有限公司
- 2022-05-16 - 2022-08-09 - H01L27/11519
- 本发明提供一种非易失性存储器及其版图结构，所述非易失性存储器包括至少一条字线、至少一条控制栅线和至少一个电性存储位，每个所述电性存储位包括两个存储单元，位于同一所述电性存储位的两个所述存储单元电性连接至同一条字线和同一条控制栅线，如此设置，能够增加非易失性存储器的擦写次数，以及降低电性存储位发生读取电流异常的概率，从而使经过多次擦写后的电性存储位的失效率降低，进而提高非易失性存储器的可靠性。
- 形成接点到栅极监控图案的方法及半导体元件-201911135869.6
- 林孟汉;谢智仁 - 台湾积体电路制造股份有限公司
- 2019-11-19 - 2022-08-09 - H01L27/11519
- 一种形成接点到栅极监控图案的方法及半导体元件。形成接点到栅极监控图案的方法包括：在半导体基板中形成浅沟槽隔离(STI)区域，此STI区域邻接半导体基板中的主动区域；在半导体基板上方形成多个栅极结构；以及在栅极结构之间并形成与STI区域接触的多个导电接点，其中主动区域的一部分在导电接点之间。
- 半导体存储装置-202110966676.6
- 加藤光司 - 铠侠股份有限公司
- 2021-08-23 - 2022-07-26 - H01L27/11519
- 实施方式的半导体存储装置具备：衬底；第1导电层，在第1方向上与衬底隔开，在第2方向上延伸；第2导电层及第3导电层，在第1方向上与衬底及第1导电层隔开，在第2方向上排列；第1半导体层，与第1导电层及第2导电层对向；第2半导体层，与第1导电层及第3导电层对向；第1位线，电连接在第1半导体层；及第2位线，电连接在第2半导体层。对与第1导电层对应的存储单元执行特定动作时的动作参数的至少一部分，和对与第2导电层及第3导电层对应的存储单元执行特定动作时的动作参数的至少一部分不同。
- 半导体器件及其制备方法-202011561789.X
- 郭亚丽;许波;刘思敏;吴智鹏;徐伟 - 长江存储科技有限责任公司
- 2020-12-25 - 2022-07-19 - H01L27/11519
- 本发明提供了一种半导体器件，包括：衬底，设置于衬底上方且由绝缘层和栅极层交替层叠而成的堆叠结构，垂直贯穿堆叠结构、且分别沿第一方向以及第二方向延伸的第一栅线狭缝结构以及第二栅线狭缝结构，其中，第一栅线狭缝结构包括多个间断的子栅线狭缝结构，第二栅线狭缝结构设置于子栅线狭缝结构的间断处，且在衬底平面内，第一方向与第二方向具有夹角，本发明提供的半导体器件，通过将堆叠结构中的第二栅线狭缝结构设置于第一栅线狭缝结构的子栅线狭缝结构的间断处，避免了堆叠结构被第一栅线狭缝结构以及第二栅线狭缝结构完全隔开，从而有效地防止了半导体器件发生坍塌的问题出现，提高了半导体器件的器件性能。
- EEPROM器件及其制备方法-202011619620.5
- 张松;梁志彬;李小红;金炎;王德进 - 无锡华润上华科技有限公司
- 2020-12-30 - 2022-07-01 - H01L27/11519
- 本申请涉及一种EEPROM器件及其制备方法，该器件包括：衬底，衬底包括选择区和存储区，选择区开设有凹槽；选择栅，形成于选择区上，且选择栅填入所述凹槽中；浮栅，形成于存储区上。上述EEPROM器件中，衬底包括选择区和存储区，选择区中开设有凹槽，选择栅形成于选择区上且填入凹槽中，浮栅形成于存储区上，使得凹槽的侧壁和底部均为与选择栅对应的沟道的一部分，与选择栅直接形成在选择区的上表面相比，在选择栅投影在选择区上表面的投影面积不变的情况下，增加了选择栅的有效宽度，降低了选择栅的电阻，从而达到增加EEPROM器件中由选择区的选择栅和存储区的浮栅构成的存储单元的单元电流的目的。
- 快闪记忆体单元及其制造方法与其阵列-202110703759.6
- 林玉珠;任啟中;刘怡伶;江文智;廖耕颍;董怀仁 - 台湾积体电路制造股份有限公司
- 2021-06-24 - 2022-07-01 - H01L27/11519
- 揭示一种快闪记忆体元件及其制造方法与其阵列。快闪记忆体元件位于基材上，包含浮动栅极电极、位于基材与浮动栅极电极之间的穿隧介电层、长度较小的控制栅极电极、以及位于浮动栅极电极与长度较小的控制栅极之间的控制栅极介电层。长度较小的控制栅极的主轴的长度小于浮动栅极电极的主轴的长度。
- 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统-202080074196.2
- 罗双强;I·V·恰雷;J·B·德胡特 - 美光科技公司
- 2020-09-14 - 2022-06-14 - H01L27/11519
- 一种形成微电子装置的方法包括形成微电子装置结构。所述微电子装置结构包括：堆叠结构，其包括绝缘结构及与所述绝缘结构垂直交替的额外绝缘结构；电介质结构，其部分地垂直延伸穿过所述堆叠结构；及电介质材料，其垂直上覆于所述堆叠结构及所述电介质结构且跨所述堆叠结构及所述电介质结构水平延伸。移除至少所述电介质材料及所述电介质结构的部分以形成垂直上覆于所述电介质结构的剩余部分且与所述剩余部分至少部分水平重叠的沟槽。用额外电介质材料基本上填充所述沟槽。还描述微电子装置、存储器装置及电子系统。
- 三维存储器件及其制造方法-202110549631.9
- 豆海清;刘立芃;陈韦斌;张浩;钟杜;熊峰;曾最新 - 长江存储科技有限责任公司
- 2021-05-20 - 2022-06-14 - H01L27/11519
- 本申请提供了一种三维存储器件，包括：衬底；堆叠结构，形成于衬底上并包括交替堆叠的栅极层和绝缘层，该堆叠结构具有沿第一方向布置的存储阵列区和台阶区；至少一个栅线隙结构，至少沿第一方向延伸穿过台阶区，将堆叠结构分成多个分隔区域；以及槽结构，沿着第一方向布置，并贯穿位于台阶区的堆叠结构。根据本申请的三维存储器件，可减小由于虚拟沟道结构的图案带来的应力，提高支撑力，减少栅线隙扭曲和鼠啮的情况，改善三维存储器件的良率和可靠性。
- 三维存储器件及其制造方法-202110274672.1
- 颜丙杰 - 长江存储科技有限责任公司
- 2021-03-15 - 2022-06-10 - H01L27/11519
- 本申请提供了一种三维存储器件及其制造方法。该三维存储器件包括：衬底，包括在第一方向上相对设置的台阶区和非台阶区；多个存储块，在所述衬底上沿垂直于第一方向的第二方向并列设置；以及沟槽结构，设置于相邻的所述存储块之间，其中，所述沟槽结构的至少一部分呈波浪线延伸。
- 存储器件的制造方法及该存储器件-201910986340.9
- 张金霜;邹荣;王奇伟;陈昊瑜 - 上海华力集成电路制造有限公司
- 2019-10-17 - 2022-05-27 - H01L27/11519
- 本申请公开了一种存储器件的制造方法及该存储器件，包括：提供一衬底，该衬底包括存储单元区域和外围电路区域；对存储单元区域的有源区进行离子注入；在衬底上沉积隔离层，隔离层的最内层包括氧化硅层，隔离层的最外层包括氮化硅层；对隔离层进行刻蚀，直至衬底平面上的氧化硅层暴露在外；对外围电路区域的源端进行离子注入；在衬底沉积氧化硅层，使衬底上的图形被氧化硅层覆盖；去除存储单元区域的氧化硅层；通过湿刻蚀工艺去除存储单元区域最外层的氮化硅层；对存储区域的漏端进行离子注入。本申请能够在对栅极的侧墙进行减薄的同时不对外围电路的侧墙进行减薄，进而在保证ILD填充良率的基础上，满足外围电路的侧墙厚度以提高击穿电压窗口。
- 非挥发性存储器元件及其制造方法-202011441535.4
- 颜祥修;蔡博安 - 力晶积成电子制造股份有限公司
- 2020-12-08 - 2022-05-24 - H01L27/11519
- 本发明公开一种非挥发性存储器元件及其制造方法，其中该非挥发性存储器元件的制造方法，包括在基底内形成元件隔离结构、在基底上形成浮动栅极、内层介电层与浮动栅极接触窗以及于内层介电层上形成内连线结构。所述内连线结构包括交替堆叠的多层金属层与多层金属层间介电(IMD)层以及连接上下金属层的多个介层窗。在所述方法中，形成内层介电层之后，在元件隔离结构上方的内层介电层与金属层间介电层中的至少一层内，同时形成第一梳型接触窗作为浮动栅极延伸部以及第二梳型接触窗作为控制栅极。在形成所述内连线结构期间，同时形成电连接浮动栅极延伸部至浮动栅极接触窗的结构。
- 半导体器件结构及其制备方法-202180005382.5
- 王欣;甘程;田武 - 长江存储科技有限责任公司
- 2021-10-15 - 2022-05-13 - H01L27/11519
- 本发明公开一种半导体器件结构及其制备方法，所述半导体器件结构包括：半导体衬底；位于所述半导体衬底内的多个有源区及隔离结构，所述有源区及所述隔离结构沿第一方向交替间隔排布，所述有源区沿第二方向延伸，所述第一方向与所述第二方向相垂直；至少位于所述有源区上的栅极结构；以及至少位于所述隔离结构上的虚拟结构，且在所述第二方向上所述栅极结构与所述虚拟结构之间具有间距；所述有源区还形成有位于所述栅极结构两侧的源极掺杂区及漏极掺杂区，所述虚拟结构在所述隔离结构上的投影位于所述源极掺杂区之间、和/或所述虚拟结构在所述隔离结构上的投影位于所述漏极掺杂区之间。
- 闪存存储器版图、闪存存储器及其制造方法-202111561800.7
- 沈思杰;周海洋;向磊 - 上海华虹宏力半导体制造有限公司
- 2021-12-16 - 2022-04-12 - H01L27/11519
- 本发明提供一种闪存存储器版图、闪存存储器及其制造方法，在所述的闪存存储器版图中，连接图形呈直条形，如此一来，在闪存存储器中，连接部的截面可呈直条形，相比现有技术的连接部，结构较为简单，能够简化工艺，在形成连接部的过程中可以避免出现光刻胶浮胶的问题。进一步的，在所述闪存存储器版图中，两个字线图形之间具有一间隔区域，且所述连接图形对准所述间隔区域，如此一来，在闪存存储器中，每个所述字线组中的两个字线之间具有一间隔开口，且所述间隔开口对准连接部，由此增大了连接部与字线之间的间距，从而增大了工艺窗口，避免出现短路。
- 存储器阵列及用于形成包括存储器单元的串的存储器阵列的方法-202080062149.6
- C·史密斯;R·M·阿卜杜勒拉哈曼;S·博尔萨里;C·M·卡尔森;D·戴寇克;M·J·金;吕瑾 - 美光科技公司
- 2020-09-11 - 2022-04-12 - H01L27/11519
- 一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替的第一阶层及第二阶层的堆叠。将水平伸长的沟槽形成到所述堆叠中以形成横向间隔开的存储器块区域。在横向介于所述存储器块区域中的横向紧邻者之间的所述沟槽中的个别者中形成壁。所述壁的所述形成包括用包括绝缘氮化物及元素形式硼中的至少一者的绝缘材料加衬里于所述沟槽的侧。在所述沟槽中形成核心材料以在所述绝缘氮化物与所述元素形式硼中的所述至少一者之间横向跨越。还公开独立于方法的结构。
- 半导体存储装置-202110731959.2
- 加藤竜也;永岛贤史;韩业飞;石川贵之 - 铠侠股份有限公司
- 2021-06-30 - 2022-04-01 - H01L27/11519
- 实施方式提供一种适当地进行动作的半导体存储装置。实施方式的半导体存储装置具备：第一导电层，在第一方向上延伸；第二导电层，在与第一方向交叉的第二方向上与第一导电层分离地配置，并在第一方向上延伸；多个半导体层，设于第一导电层与第二导电层之间，在第一方向上排列，具备与第一导电层对置的第一部分和与第二导电层对置的第二部分；多个第一存储器单元，分别设于第一导电层与多个半导体层之间；以及多个第二存储器单元，分别设于第二导电层与多个半导体层之间。在第一方向上相邻的两个半导体层之间设有空隙。
- 三维存储器及其制作工艺-202110004522.9
- 高庭庭;薛磊;刘小欣;耿万波 - 长江存储科技有限责任公司
- 2021-01-04 - 2022-04-01 - H01L27/11519
- 本发明提供了一种三维存储器及其制作工艺。该三维存储器，包括衬底、存储结构和栅极层叠结构，栅极层叠结构设置在衬底上，存储结构垂直贯穿栅极层叠结构设置，栅极层叠结构包括交替层叠设置的栅极层和栅绝缘层，栅绝缘层内具有多个空气隙，存储结构与栅极层对应的位置设置有高K介质层。栅绝缘层内具有多个空气隙，具有空气隙的栅绝缘层222的介电常数低于现有技术中常规的栅绝缘层的介电常数，因此，可以降低寄生电容，进而降低浮栅的滚降比和电压。
- 存储器装置-202110966715.2
- 金成镇;权俊秀;金完东 - 三星电子株式会社
- 2021-08-23 - 2022-03-29 - H01L27/11519
- 提供了一种存储器装置。所述存储器装置包括：单元区域，在单元区域中设置有存储器块，每个存储器块包括堆叠在基底上的字线和穿透字线的沟道结构；以及外围电路区域，包括外围电路，外围电路对每个存储器块作为单位执行删除数据的擦除操作。外围电路在擦除操作中基于目标存储器块的位置、目标存储器块中包括的每条字线的高度和每个沟道结构的轮廓中的至少一者，来控制向要删除数据的目标存储器块中包括的每条字线施加的电压。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
