专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果251个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体器件及其制作方法-CN202310037013.5在审
  • 童宇诚;张钦福 - 福建省晋华集成电路有限公司
  • 2023-01-10 - 2023-10-10 - H10B12/00
  • 本发明公开了半导体器件及其制作方法,包括衬底、电容结构、支撑结构、以及辅助层。电容结构设置在衬底上,并包括多个柱状底电极、电容电介质层、以及顶电极层。支撑结构设置在相邻的柱状底电极之间,并包括由下而上依序设置的第一支撑层与第二支撑层。辅助层仅夹设在各柱状底电极与支撑结构之间,并直接接触第一支撑层、第二支撑层与柱状底电极的侧壁。如此,通过辅助层的设置强化柱状底电极与支撑结构之间的黏着性,并提供应力缓冲,进而获得更为稳定而可靠的结构,并达到相对优化的器件效能。
  • 半导体器件及其制作方法
  • [发明专利]半导体器件及其形成方法-CN202110499195.9有效
  • 张钦福;冯立伟;童宇诚 - 福建省晋华集成电路有限公司
  • 2021-05-08 - 2023-09-26 - H10B12/00
  • 本发明公开了一种半导体器件及其形成方法,半导体器件包括衬底、多个闸极结构、多个隔离鳍片以及至少一位线。栅极结构设置在衬底上,每个栅极结构彼此平行并且沿着第一方向延伸;隔离鳍片设置在衬底上,每个隔离鳍片彼此平行并且分别在每个栅极结构上沿着第一方向延伸。至少一位线设置在衬底上,沿着垂直于第一方向的第二方向延伸,其中,至少一位线包括沿着垂直于衬底的方向延伸的多个引脚,并且每个引脚与每个隔离鳍片在第二方向交替排列。
  • 半导体器件及其形成方法
  • [发明专利]半导体器件及其制作方法-CN202310035716.4在审
  • 童宇诚;张钦福 - 福建省晋华集成电路有限公司
  • 2023-01-10 - 2023-09-22 - H10B12/00
  • 本发明公开了半导体器件及其制作方法,包括衬底、电容结构、以及支撑结构。电容结构设置在衬底上,并包括多个柱状底电极、电容电介质层与顶电极层,其中,各柱状底电极的顶部具有凹槽,电容电介质层填满凹槽。支撑结构设置在相邻的柱状底电极之间,包括由下而上依序设置的第一支撑层与第二支撑层。如此,通过电容电介质层能强化柱状底电极与电介质材质之间的附着性,使得半导体器件得以具有更为稳定而可靠的结构,并达到相对优化的器件效能。
  • 半导体器件及其制作方法
  • [发明专利]形成半导体存储器件的方法-CN202110500294.4有效
  • 张钦福;冯立伟;童宇诚 - 福建省晋华集成电路有限公司
  • 2021-05-08 - 2023-09-22 - H10B12/00
  • 一种半导体存储器件的形成方法,包括以下步骤。首先,提供衬底,并且在所述衬底中形成多个栅极结构,每个所述栅极结构彼此平行并且沿着第一方向延伸。接下来,在所述衬底上形成多个隔离鳍片,其中每个所述隔离鳍片彼此平行并且分别在每个所述栅极结构上沿着所述第一方向延伸。在形成所述隔离鳍片之后,在所述衬底上形成沿着垂直于所述第一方向的第二方向延伸的至少一位线,其中所述至少一位线包括沿着垂直于所述衬底的方向延伸的多个引脚,并且每个所述引脚与每个所述隔离鳍片在所述第二方向交替排列。
  • 形成半导体存储器件方法
  • [发明专利]存储器装置及其制造方法-CN202310882382.4在审
  • 吴冰星;陈荣华;萧伟明;童宇诚;徐强伟 - 福建省晋华集成电路有限公司
  • 2023-07-18 - 2023-09-12 - H10B12/00
  • 本发明涉及存储器技术领域,公开了一种存储器装置及其制造方法。存储器装置包括多个节点接触结构以及电容器结构,电容器结构设置在多个节点接触结构上,且电容器结构包括多个下电极、上电极以及介电层。多个下电极分别设置在多个节点接触结构上,上电极设置在多个下电极上,且介电层设置在上电极与多个下电极之间。上电极包括第一导电层以及第二导电层,第一导电层设置在介电层上,第二导电层设置在第一导电层上,且至少一空隙设置在第二导电层中。如此,可提高存储器装置的制造方法的生产能力。
  • 存储器装置及其制造方法
  • [发明专利]半导体器件及其制作方法-CN202310728614.0在审
  • 童宇诚;张钦福 - 福建省晋华集成电路有限公司
  • 2023-06-19 - 2023-09-08 - H10B12/00
  • 本发明公开了半导体器件及其制作方法,包括衬底、栅极结构、第一介质层、第二介质层、导电层以及第一绝缘结构。栅极结构分隔设置在衬底上。第一介质层设置在衬底上,覆盖栅极结构。第二介质层设置在衬底上,覆盖在第一介质层上。导电层设置在衬底上,并位在第二介质层上。第一绝缘结构设置在导电层及第二介质层内,并贯穿第二介质层的底部。藉此,通过第一绝缘结构的设置可有效地截断周边区的导线,避免造成短路。
  • 半导体器件及其制作方法
  • [发明专利]半导体存储器-CN202310530817.9在审
  • 童宇诚;张钦福 - 福建省晋华集成电路有限公司
  • 2023-05-11 - 2023-09-08 - H10B12/00
  • 本发明涉及本半导体存储器技术领域,提供了一种半导体存储器。该半导体存储器包括衬底,设置在衬底上的连接层,以及设置在连接层上的电容结构。连接层包括连接垫阵列、邻近连接垫阵列的外围结构,以及排列在外围结构和连接垫阵列之间的多个第一延伸垫,其中电容结构的部分底电极被设置在第一延伸垫上,使电容结构的外围部分获得较多支撑,减少变形或倒塌的缺陷。
  • 半导体存储器
  • [实用新型]存储器装置-CN202320370413.3有效
  • 张钦福;冯立伟;童宇诚 - 福建省晋华集成电路有限公司
  • 2023-03-02 - 2023-09-05 - H10B12/00
  • 本实用新型公开了一种存储器装置。存储器装置包括半导体衬底、多条位线结构、多个隔离结构、存储节点接触结构与多个第一空隙。位线结构、隔离结构与存储节点接触结构设置在半导体衬底上。各位线结构沿第一方向延伸,且多条位线结构沿第二方向排列设置。多个隔离结构位于相邻的多条位线结构之间,存储节点接触结构位于多条位线结构中相邻的两条之间,且存储节点接触结构在第一方向上位于多个隔离结构中相邻的两个之间。存储节点接触结构包括四个角落部分,多个第一空隙设置在存储节点接触结构中,且多个第一空隙分别位于四个角落部分中的至少两个中。如此,可改善存储器装置的操作表现和/或提高制造方法的生产能力。
  • 存储器装置
  • [发明专利]半导体存储装置-CN202110837426.2有效
  • 张钦福;童宇诚 - 福建省晋华集成电路有限公司
  • 2021-07-23 - 2023-08-29 - H01L27/02
  • 本发明公开了一种半导体存储装置,包括衬底、有源结构、浅沟渠隔离以及多个字线。有源结构设置于衬底内,并包括多个第一有源片段以及多个第二有源片段,各个第一有源片段以及各个第二有源片段相互平行地朝着第一方向延伸,第二有源片段设置在所有的第一有源片段外侧。浅沟渠隔离设置于衬底内,环绕有源结构并包括多个第一部分以及多个第二部分。字线相互平行地沿着第二方向延伸并设置于所述衬底内。所述字线中至少两条仅与所述第二有源片段交错,或者至少一条不穿过任何第二部分。藉此,可有效地避免字线与位线直接导通。
  • 半导体存储装置
  • [发明专利]半导体存储装置-CN202310617040.X在审
  • 童宇诚;赖惠先;詹益旺 - 福建省晋华集成电路有限公司
  • 2020-10-16 - 2023-08-25 - H10B12/00
  • 本发明公开了一种半导体存储装置,包含一基底、多个有源区、多个第一导线以及至少一第一插塞。有源区相互平行地沿着第一方向延伸,第一导线横跨有源区,其中,各该第一导线具有相对的第一端与第二端。该第一插塞设置在该第一导线的该第一端上,电连接该第一导线,其中,该第一插塞整体包覆该第一导线的该第一端,并直接接触该第一端的顶面、侧壁以及端面。如此,可增加该插塞与第一导线之间的接触面积,降低该插塞的接触电阻,进而提高该插塞与第一导线电连接的可靠度。
  • 半导体存储装置
  • [发明专利]半导体器件及其制作方法-CN202310717063.8在审
  • 张钦福;童宇诚;李锡智;吴宗颐 - 福建省晋华集成电路有限公司
  • 2023-06-16 - 2023-08-01 - H10B12/00
  • 本发明公开了半导体器件及其制作方法,包括衬底、多个导线结构、多个插塞结构、多个间隙壁、以及多个阻挡层。多个插塞结构在垂直第一方向的第二方向上设置在导线结构之间。多个间隙壁分别设置在各导线结构与各插塞结构之间。多个阻挡层设置在间隙壁上,并分别位在各导线结构与各插塞结构之间,阻挡层的最底面介于导线结构的底面与所述间隙壁的底面之间。插塞结构包括至少一凸出部,自阻挡层的最底面朝向导线结构延伸并位在阻挡层与衬底之间,如此,得以提升所述插塞结构与衬底的接触面积。
  • 半导体器件及其制作方法
  • [实用新型]半导体器件-CN202320072771.6有效
  • 童宇诚;张钦福 - 福建省晋华集成电路有限公司
  • 2023-01-10 - 2023-07-28 - H10B12/00
  • 本实用新型公开了半导体器件,包括衬底、电容结构、以及支撑结构。电容结构设置在衬底上,并包括多个柱状底电极、电容电介质层与顶电极层,其中,各柱状底电极的顶部具有凹槽,电容电介质层填满凹槽。支撑结构设置在相邻的柱状底电极之间,包括由下而上依序设置的第一支撑层与第二支撑层。如此,通过电容电介质层能强化柱状底电极与电介质材质之间的附着性,使得半导体器件得以具有更为稳定而可靠的结构,并达到相对优化的器件效能。
  • 半导体器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top