|
钻瓜专利网为您找到相关结果 4563个,建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置及电力变换装置-CN202310433327.7在审
-
原田健司;曾根田真也
-
三菱电机株式会社
-
2023-04-21
-
2023-10-27
-
H01L27/02
- 提供使半导体装置的散热性提高的半导体装置。还涉及电力变换装置。半导体装置具有如下特征,即,在俯视观察时具有IGBT区域(10)及二极管区域(20)各自被以直线状交替地配置的交替区域,在由俯视观察时沿交替区域的第1方向上的宽度各自具有大于或等于2种的IGBT区域(10)及二极管区域(20)构成的单元区域中,在交替区域,最靠近单元区域的中心的IGBT区域(10a)的第1方向上的宽度小于或等于其它IGBT区域(10)的第1方向上的宽度,最靠近单元区域的中心的二极管区域(20a)的第1方向上的宽度小于或等于其它二极管区域(20)的第1方向上的宽度。
- 半导体装置电力变换
- [实用新型]半导体装置-CN202320932418.0有效
-
张峰铭;张瑞文;张朝渊
-
台湾积体电路制造股份有限公司
-
2023-04-23
-
2023-10-27
-
H01L27/02
- 本新型公开了一种半导体装置,该半导体装置包含了由多个单元排列而成的阵列。每个单元皆包含:至少一个沿第一方向排列的主动区;至少五个间隔的导电区沿第二方向布置,设置在主动区上方,其中第一至第五导电区中包含一个或多个导体,而该一或多个导体具有沿着第一方向的尺寸。关于沿着第一方向的尺寸,第一或第五导电区中的至少一个导体沿着第一方向的尺寸比第三导电区中的导体沿第一方向的尺寸更大。第二和第四导电区中单一导体的间距(pitch)、第二或第四导电区中多个导体间的间距,以及非第二或第四导电区的下一个最近导电区中的导体间的间距是不一样的。
- 半导体装置
- [发明专利]半导体版图结构及半导体测试结构-CN202210382204.0在审
-
王翔宇;李宁
-
长鑫存储技术有限公司
-
2022-04-12
-
2023-10-24
-
H01L27/02
- 本公开实施例涉及半导体技术领域,特别涉及一种半导体版图结构及半导体测试结构,半导体版图结构包括:有源层,有源层包括第一有源区和与第一有源区相邻设置的第二有源区;第一有源区包括多个间隔设置的第一晶体管区,第二有源区包括多个间隔设置的第二晶体管区,相邻的第一晶体管区对应的有源层相互分离;栅极层,位于有源层上方,包括至少一条沿第一方向延伸的第一栅极结构,以及在第一方向上间隔设置的多个第二栅极结构,第一栅极结构和第二栅极结构相邻设置,第一栅极结构对应于第一晶体管区,第二栅极结构对应于第二晶体管区。本公开实施例有利于在利用半导体版图结构制备半导体测试结构后,改善半导体测试结构的寄生漏电较大的问题。
- 半导体版图结构测试
- [发明专利]静电放电保护电路及半导体装置-CN202310256435.1在审
-
五十岚覚
-
艾普凌科株式会社
-
2023-03-16
-
2023-10-24
-
H01L27/02
- 本发明提供一种即便对于上升时间短的静电放电也可保护内部电路的静电放电保护电路及半导体装置。一种静电放电保护电路,具有截止晶体管,所述截止晶体管包括:P型半导体基板;N型阱区域,形成在半导体基板的上部;N型漏极区域,形成在阱区域的上部,杂质浓度比阱区域高;N型源极区域,在阱区域的上部中与漏极区域分离形成,杂质浓度比阱区域高;栅极绝缘膜,形成在漏极区域与源极区域之间;栅极电极,形成在栅极绝缘膜的表面;以及P型高浓度区域,形成为在阱区域的上部中至少与沟道区域的角部附近的漏极区域相接,杂质浓度比阱区域高。
- 静电放电保护电路半导体装置
- [发明专利]静电保护电路-CN202210374149.0在审
-
薛战;许杞安
-
长鑫存储技术有限公司
-
2022-04-11
-
2023-10-24
-
H01L27/02
- 本公开实施例提供了一种静电保护电路,所述静电保护电路设置于电源焊盘和接地焊盘之间,该电路包括:监控电路,用于在所述电源焊盘上有静电脉冲时生成触发信号;泄放晶体管,连接在所述电源焊盘和所述接地焊盘之间,用于在所述触发信号的控制下进行开启,以将静电放电电荷泄放至所述接地焊盘;延时电路,其输入端连接所述监控电路的输出端,其输出端连接所述泄放晶体管的控制端,用于在第一状态下对所述静电保护电路进行延时处理,在第二状态下使所述泄放晶体管关闭。
- 静电保护电路
- [发明专利]半导体结构版图及半导体结构-CN202210359900.X在审
-
李明浩;张凤琴;尚为兵
-
长鑫存储技术有限公司
-
2022-04-07
-
2023-10-24
-
H01L27/02
- 本公开提供一种半导体结构版图,包括:有源区图形;第一类栅极图形,与有源区图形交叠,且沿第一方向延伸;金属层图形,沿第一方向延伸,金属层图形通过接触孔图形与位于第一类栅极图形两侧的有源区图形接触。在本公开实施例提供的半导体结构版图中第一类栅极图形与金属层图形的延伸方向一致,相较于第一类栅极图形与金属层图形的延伸方向垂直的结构,随着第一类栅极图形在第二方向上的宽度增大第一类栅极图形的存在不会影响金属层图形与有源区图形之间的交叠,进而能够在保证第一类栅极图形尺寸满足要求的情况下,增大连接金属层图形与对应的有源区图形的接触孔图形的长度,提高了采用半导体结构版图形成的半导体结构的可靠性,优化了器件性能。
- 半导体结构版图
- [发明专利]双极晶体管及半导体装置-CN202310254079.X在审
-
津村和宏
-
艾普凌科株式会社
-
2023-03-16
-
2023-10-24
-
H01L27/02
- 本发明提供一种可减小电性特性的偏差的双极晶体管及半导体装置。一种双极晶体管(100),具有:集电极区域(150),是P型半导体基板(110)中的规定区域;基极区域(140),形成在集电极区域(150)内且是N型阱区域;多晶硅(130),隔着绝缘膜(131)形成在基极区域(140)上,且俯视时的外周呈矩形的环状;以及P型发射极区域(120),被多晶硅(130)包围且形成在基极区域(140)内,多晶硅(130)包括延伸部(130a),所述延伸部(130a)向基极区域(140)的接触区域(141)的内侧延伸并与基极区域(140)电性连接。
- 双极晶体管半导体装置
- [发明专利]三维集成电路芯片及其设计方法、制备方法-CN202380010322.1在审
-
张雨生
-
声龙(新加坡)私人有限公司
-
2023-05-31
-
2023-10-24
-
H01L27/02
- 一种三维集成电路芯片及其设计方法、制备方法,三维集成电路芯片包括:第一芯片、封装基板和第二芯片,第一芯片包括衬底基板以及多层金属层,多层金属层包括第一金属层至第n金属层,n≥3,第一芯片还包括硅通孔互联单元,第一芯片的下表面通过硅通孔互联单元与封装基板电连接;第一芯片的上表面与第二芯片电连接;设计方法包括:依次检测第一金属层至第n金属层对应硅通孔互联单元的位置是否可以预留尺寸大于或等于预设第一尺寸的连接电极,若第一金属层可以预留,确定硅通孔从第一芯片的下表面开始一直延伸至第一金属层,若第一金属层不可以预留且第i1金属层可以预留,确定硅通孔从第一芯片的下表面开始一直延伸至第i1金属层,n≥i1≥2。
- 三维集成电路芯片及其设计方法制备
- [发明专利]静电保护器件-CN202110808125.7有效
-
许杞安
-
长鑫存储技术有限公司
-
2021-07-16
-
2023-10-24
-
H01L27/02
- 本申请提供一种静电保护器件,涉及半导体技术领域。该静电保护器件包括第一P型重掺杂区、第一N型重掺杂区、第二N型重掺杂区、第二P型重掺杂区和第三N型重掺杂区;第一P型重掺杂区和第一N型重掺杂区位于P阱内,第二P型重掺杂区和第三N型重掺杂区位于第一N阱内,第二N型重掺杂区一部分位于P阱内,另一部分位于第一N阱内,P阱和第一N阱邻接且均位于P型衬底内;P型衬底上设有栅极结构,栅极结构、第一N型重掺杂区和第二N型重掺杂区形成晶体管。随着静电电流的增大,第二P型重掺杂区与P阱所形成的PN结先击穿,即晶体管先导通,将部分静电电流泄放出去,从而降低了静电保护器件的触发电压,提高了静电保护器件的防护能力。
- 静电保护器件
|