“耿万波”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果42个，建议您升级VIP下载更多相关专利

[发明专利]三维存储器件及其制造方法-CN201910969274.4有效
发明人：姚兰;薛磊;耿万波;刘庆波;罗佳明;杨永刚;薛家倩 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-12 - 公布日： 2023-10-24 - 主分类号： H10B41/27 文献下载
摘要：本发明涉及一种三维存储器件及其制造方法。该三维存储器包括衬底、经掺杂的阱区以及位于所述衬底上的堆叠层。经掺杂的阱区位于所述衬底中，所述阱区与所述衬底接触；所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出，从而与所述阱区接触。
三维存储器件及其制造方法

[发明专利]具有在三维存储器器件中的突出部分的沟道结构和用于形成其的方法-CN202080003480.0有效
发明人： 耿万波;薛磊;刘小欣;高庭庭 -专利权人：长江存储科技有限责任公司
申请日： 2020-11-10 - 公布日： 2023-10-17 - 主分类号： H10B43/27 文献下载
摘要：三维(3D)存储器器件包括存储器叠层和沿着垂直方向穿过存储器叠层延伸的沟道结构，存储器叠层包括导电层和与导电层交错的电介质层。沟道结构具有沿着横向方向突出并分别面向导电层的多个突出部分，以及分别面向电介质层而不沿着横向方向突出的多个正常部分。沟道结构包括分别在突出部分中的多个阻挡结构，以及分别在突出部分中并在多个阻挡结构之上的多个存储结构。阻挡结构中的每个阻挡结构的垂直尺寸与在阻挡结构之上的存储结构中的相应存储结构的垂直尺寸在名义上相同。
具有三维存储器器件中的突出部分沟道结构用于形成方法

[发明专利]三维存储器及其制作方法-CN202110120468.4有效
发明人：高庭庭;刘小欣;薛磊;夏志良;伍术;耿万波;杜小龙;孙昌志 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-28 - 公布日： 2023-06-16 - 主分类号： H10B43/30 文献下载
摘要：本发明提供了一种三维存储器及其制作方法。该制作方法包括以下步骤：提供具有堆叠体的第一衬底，堆叠体包括多层牺牲层和多层隔离层，堆叠体具有台阶结构，堆叠体中除台阶结构以外的区域中具有贯穿至第一衬底的沟道阵列，台阶结构中形成有贯通至第一衬底的伪沟道孔；在台阶结构中形成绝缘层，并在伪沟道孔中形成介电填充层，绝缘层位于介电填充层与牺牲层之间。在形成栅极堆叠结构和共源极以得到存储器阵列并将存储器阵列与CMOS电路键合后，利用供氢层生成的氢气对沟道结构中的半导体材料进行修复时，上述氢气会在上述介电填充层进行扩散并对其进行钝化，从而有效地避免了现有技术中由于氢气直接通过伪沟道孔扩散至外围电路而对其造成的影响。
三维存储器及其制作方法

[发明专利]三维半导体器件及其制造方法-CN202080003197.8有效
发明人：高庭庭;薛磊;刘小欣;耿万波 -专利权人：长江存储科技有限责任公司
申请日： 2020-10-19 - 公布日： 2023-06-13 - 主分类号： H10B43/10 文献下载
摘要：本公开的各方面提供了一种半导体器件和用于制造该半导体器件的方法。穿过半导体器件的衬底之上的堆叠层形成沟道孔。沟道孔的侧壁沿着垂直于衬底的竖直方向延伸。在沟道孔中形成沿着竖直方向延伸的栅极电介质结构、沟道层和电介质结构。栅极电介质结构可以沿着沟道孔的侧壁形成，并且电介质结构可以形成在沟道层之上。可以将沟道层分离成沟道层区段以形成沟道结构，该沟道结构包括栅极电介质结构和用于相应晶体管串的沟道层区段。
三维半导体器件及其制造方法

[发明专利]三维存储器的形成方法-CN202010407263.X有效
发明人：黄波;薛磊;薛家倩;高庭庭;耿万波;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2020-05-14 - 公布日： 2023-06-09 - 主分类号： H10B43/27 文献下载
摘要：本发明提供的三维存储器的形成方法包括如下步骤：提供一衬底，所述衬底表面具有牺牲层、以及位于所述牺牲层表面的堆叠层，沟道孔贯穿所述堆叠层和所述牺牲层并延伸至所述衬底内，所述沟道孔内填充有电荷存储层和沟道层，所述堆叠层中还具有沿垂直于所述衬底的方向贯穿所述堆叠层并暴露所述牺牲层的沟槽；形成保护层于所述沟槽的侧壁表面，所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层；形成覆盖所述衬底表面和所述沟道层侧面的外延层。本发明在选择性去除牺牲层和电荷存储层的过程中，不会对堆叠层造成损伤，改善了三维存储器的电性能。
三维存储器形成方法

[发明专利]三维存储器及其制备方法-CN202110312042.9有效
发明人：杜小龙;耿万波;夏志良;刘小欣;高庭庭;孙昌志 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-24 - 公布日： 2023-04-18 - 主分类号： H10B43/30 文献下载
摘要：本申请提供三维存储器及其制备方法。该方法包括：在衬底的一侧形成叠层结构；形成穿过叠层结构的前沟道孔；形成覆盖前沟道孔的内壁的保护层；以及经由覆盖了保护层的前沟道孔，形成贯穿叠层结构的沟道孔。根据该方法，通过采用两步法和保护层来形成沟道孔，可消除沟道孔底部刻蚀不足问题的同时防止相邻沟道孔的距离过近以及上端融合，改善器件性能。
三维存储器及其制备方法

[发明专利]半导体器件及其形成方法-CN202080003191.0有效
发明人：高庭庭;薛磊;刘小欣;耿万波 -专利权人：长江存储科技有限责任公司
申请日： 2020-10-19 - 公布日： 2023-04-04 - 主分类号： H10B43/27 文献下载
摘要：提供了一种半导体器件。所述半导体器件包括沿着垂直于所述半导体器件的衬底的竖直方向交替堆叠的字线层和绝缘层。所述半导体器件包括沟道结构，所述沟道结构沿着所述竖直方向延伸穿过所述字线层和所述绝缘层。所述沟道结构的垂直于所述竖直轴的横截面包括彼此间隔开的沟道层区段。
半导体器件及其形成方法

[发明专利]一种三维存储器及其制作方法-CN202211056681.4在审
发明人： 耿万波;薛磊;刘庆波;薛家倩;姚兰;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-28 - 公布日： 2022-11-18 - 主分类号： H01L27/11521 文献下载
摘要：本申请实施例公开了一种三维存储器及其制作方法，该制作方法先在衬底和堆叠结构之间形成第一牺牲层，然后在所述堆叠结构形成通道结构和栅线缝隙等结构后，去除所述第一牺牲层，并填充外延结构，使得外延结构形成在所述第一牺牲层所在的区域，即不再将所述外延结构形成在通道孔的底部，而是将外延结构形成在衬底表面以及通道结构中第一导电层朝向所述存储层一侧的部分侧壁区域，从而在保证所述外延结构与所述通道结构中的第一导电层电连接的基础上，降低所述外延结构的工艺难度，提高所述外延结构的一致性。
一种三维存储器及其制作方法

[发明专利]一种三维存储器及其制作方法-CN201911030563.4有效
发明人： 耿万波;薛磊;刘庆波;薛家倩;姚兰;刘小欣 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-28 - 公布日： 2022-09-27 - 主分类号： H01L27/1157 文献下载
摘要：本申请实施例公开了一种三维存储器及其制作方法，该制作方法先在衬底和堆叠结构之间形成第一牺牲层，然后在所述堆叠结构形成通道结构和栅线缝隙等结构后，去除所述第一牺牲层，并填充外延结构，使得外延结构形成在所述第一牺牲层所在的区域，即不再将所述外延结构形成在通道孔的底部，而是将外延结构形成在衬底表面以及通道结构中第一导电层朝向所述存储层一侧的部分侧壁区域，从而在保证所述外延结构与所述通道结构中的第一导电层电连接的基础上，降低所述外延结构的工艺难度，提高所述外延结构的一致性。
一种三维存储器及其制作方法

[发明专利]一种半导体器件及其制备方法-CN202210523244.2在审
发明人：高庭庭;薛磊;刘小欣;耿万波;孙昌志;杜小龙 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2022-08-26 - 主分类号： H01L27/11556 文献下载
摘要：本发明公开了一种半导体器件及其制备方法，包括垂直贯穿堆栈的多个沟道结构，垂直贯穿所述堆栈且在平行于所述衬底的横向方向延伸的至少两条第一栅线缝隙，以及位于相邻两条所述第一栅线缝隙之间且在所述横向方向延伸的多条顶部选择栅切线。相邻两条所述第一栅线缝隙之间具有多条顶部选择栅切线，可以将所述多个沟道结构的顶部选择栅极隔开成多个部分，通过控制不同部分的顶部选择栅极可以实现每个沟道结构的存储功能，因此本发明可以同时增加沟道结构的列数和顶部选择栅切线的条数来提高存储容量。
一种半导体器件及其制备方法

[发明专利]三维存储器及制造其的方法-CN202110300773.1有效
发明人：高庭庭;薛磊;刘小欣;孙昌志;耿万波;杜小龙 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2022-08-26 - 主分类号： H01L27/11582 文献下载
摘要：本申请提供一种三维存储器及制造其的方法。该三维存储器包括：衬底；堆叠结构，包括在垂直于所述衬底的方向上交替堆叠的绝缘层和栅极层；多个第一栅线缝隙结构，所述第一栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿第一方向延伸；至少一个第二栅线缝隙结构，设置在相邻所述第一栅线缝隙结构之间，所述第二栅线缝隙结构在垂直于所述衬底的方向上贯穿所述堆叠结构且沿所述第一方向延伸，所述第二栅线缝隙结构的延伸长度小于所述第一栅线缝隙结构的延伸长度；以及至少一个第一顶部选择栅结构，设置在相邻的所述第一栅线缝隙结构之间，所述第一顶部选择栅结构在垂直于所述衬底的方向上贯穿部分所述堆叠结构且沿所述第一方向延伸。
三维存储器制造方法

[发明专利]一种半导体器件及其制备方法-CN202110303494.0有效
发明人：高庭庭;薛磊;刘小欣;耿万波;孙昌志;杜小龙 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2022-07-01 - 主分类号： H01L27/11556 文献下载
摘要：本发明公开了一种半导体器件及其制备方法，包括垂直贯穿堆栈的多个沟道结构，垂直贯穿所述堆栈且在平行于所述衬底的横向方向延伸的至少两条第一栅线缝隙，以及位于相邻两条所述第一栅线缝隙之间且在所述横向方向延伸的多条顶部选择栅切线。相邻两条所述第一栅线缝隙之间具有多条顶部选择栅切线，可以将所述多个沟道结构的顶部选择栅极隔开成多个部分，通过控制不同部分的顶部选择栅极可以实现每个沟道结构的存储功能，因此本发明可以同时增加沟道结构的列数和顶部选择栅切线的条数来提高存储容量。
一种半导体器件及其制备方法

[发明专利]制备三维存储器的方法-CN202110302061.3有效
发明人：高庭庭;刘小欣;耿万波;孙昌志;杜小龙;李拓;吴采宇 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2022-04-29 - 主分类号： H01L27/1157 文献下载
摘要：本申请提供了一种制备三维存储器的方法，该方法包括：在衬底上形成源极牺牲层、位于源极牺牲层上方的叠层结构、以及贯穿叠层结构和源极牺牲层并延伸至衬底中的沟道孔；在沟道孔的内壁上依次形成功能层和非晶硅层；在叠层结构的远离衬底的顶表面形成诱发金属薄膜，使诱发金属薄膜与非晶硅层接触；诱发非晶硅层结晶，以形成结晶硅沟道层；以及去除源极牺牲层以及功能层的邻近于衬底的部分，以部分地暴露衬底和结晶硅沟道层；以及在所暴露的衬底上形成源极连接层，使之与所暴露的结晶硅沟道层接触。由此，可以改善三维存储器的沟道结构的载流子迁移率，从而改善半导体器件整体的电池电流。
制备三维存储器方法

[发明专利]3D NAND存储器件及其制造方法-CN202010000209.3有效
发明人：刘小欣;薛磊;薛家倩;耿万波;黄波 -专利权人：长江存储科技有限责任公司
申请日： 2020-01-02 - 公布日： 2022-04-29 - 主分类号： H01L27/11524 文献下载
摘要：本发明涉及半导体器件领域，公开了一种3D NAND存储器件及其制造方法。上述3D NAND存储器件，包括：衬底；在所述衬底上的堆叠层，所述堆叠层包括交错间隔设置的多个横向延伸的栅极层和第一绝缘层；纵向延伸穿过所述堆叠层的沟道结构，所述沟道结构包括存储功能层、沟道层以及沟道填充层；纵向延伸穿过所述堆叠层的栅极隔槽，相邻所述栅极隔槽之间包括多个所述沟道结构；其中，多个所述第一绝缘层中形成有气隙。本发明提供的3D NAND存储器件，通过在堆叠层中的第一绝缘层中形成有气隙，降低了寄生电容，提高了存储器件的运行速度和稳定性。
nand 存储器件及其制造方法

[发明专利]一种三维存储器件及其制造方法-CN202011120876.1有效
发明人： 耿万波;薛磊;刘小欣;高庭庭 -专利权人：长江存储科技有限责任公司
申请日： 2020-10-19 - 公布日： 2022-04-15 - 主分类号： H01L27/1157 文献下载
摘要：本发明公开了一种三维存储器件及其制造方法，包括位于衬底上由绝缘层和栅极层交替层叠的堆栈，在垂直于所述衬底的纵向贯穿所述堆栈的沟道孔，位于所述沟道孔内侧壁的存储层，以及位于所述存储层的内侧面、且在平行于所述衬底的截面方向相互隔开的多个子沟道层，和位于所述多个子沟道层的内侧面、且填充所述沟道孔的介质层。由于相互隔开的多个子沟道层可以形成多个存储串，一个子沟道层位于一个存储串中，因此不需要增加堆栈的层数就可以提高存储密度。
一种三维存储器件及其制造方法

1
2
3
下一页»
尾页
共 42 条