[发明专利]形成半导体器件的方法无效
| 申请号： | 200710102284.5 | 申请日： | 2007-05-09 |
| 公开（公告）号： | CN101071769A | 公开（公告）日： | 2007-11-14 |
| 发明（设计）人： | 金柱然;元皙俊;金洛焕;宋珉宇;金元洪;朴廷珉 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L21/283 | 分类号： | H01L21/283;H01L21/3205;H01L21/768 |
| 代理公司： | 北京铭硕知识产权代理有限公司 | 代理人： | 韩明星;常桂珍 |
| 地址： | 韩国京畿道*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 形成半导体器件的方法可包括利用金属有机化学气相沉积(MOCVD)工艺在基底上形成第一导电金属化合物层和/或利用物理气相沉积(PVD)工艺在第一导电金属化合物层上形成第二导电金属化合物层。可形成第一导电金属化合物层和第二导电金属化合物层来减少或防止第一导电金属化合物层暴露于氧原子中，因此降低了第一导电金属化合物层的退化。 | ||
| 搜索关键词： | 形成 半导体器件 方法 | ||
【主权项】：
1、形成半导体器件的方法，包括：利用金属有机化学气相沉积工艺在基底上形成第一导电金属化合物层；利用物理气相沉积工艺在所述第一导电金属化合物层上形成第二导电金属化合物层，其中，在从形成所述第一导电金属化合物层到形成所述第二导电金属化合物层的整个过程中，将所述第一导电金属化合物层和所述第二导电金属化合物层保持在低于大气压的压力下。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710102284.5/，转载请声明来源钻瓜专利网。
- 上一篇：2DOS信号的最优检测
- 下一篇：半导体集成电路及其测试方法
- 同类专利
- 电沉积电极结构、全彩化显示结构及其制备方法-202111670157.1
- 李德鹏;项国洪;曾友宏;余明斌 - 上海新微技术研发中心有限公司
- 2021-12-31 - 2023-07-11 - H01L21/283
- 本发明提供一种电沉积电极结构、全彩化显示结构及其制备方法，该制备方法包括以下步骤：形成包括多个第一电极块的第一电极层于绝缘基板上，形成第一绝缘层；形成包括多个第二电极块的第二电极层于第一绝缘层上，第一、第二电极块在水平方向上间隔排布；形成第二绝缘层；形成多个第一开口以显露第一电极块；形成第三电极块于第一开口中；形成多个第二开口以显露第二电极块；形成第四电极块于第二开口中。本发明将二维平面上制备的电极变为三维电极，利用电极之间的绝缘层来隔绝电极间相互影响，解决了二维平面电极容易短路的问题。由于两层电极的连线可以上下排布，节约了排布面积，使得像素间距进一步缩小，进而可以得到更高分辨率的色彩转换膜。
- 半导体结构及半导体结构的形成方法-202080103658.9
- 杨振辉;徐广州;李钊;李红娟 - 中芯南方集成电路制造有限公司
- 2020-11-27 - 2023-06-23 - H01L21/283
- 一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的介质层；位于介质层内的栅极开口，所述栅极开口包括第一区和位于第一区上的第二区，所述第一区在衬底上具有第一投影，所述第二区在衬底上具有第二投影，所述第二投影的面积大于第一投影的面积，且所述第一投影在第二投影的范围内；位于第一区内和第二区内的栅极层。所述第二区的第二投影面积大于第一区的第一投影面积，从而所述栅极层易于在第一区内形成，所述半导体结构的性能得到了提升。
- 半导体装置-201680090598.5
- 中野诚也 - 三菱电机株式会社
- 2016-11-08 - 2023-06-20 - H01L21/283
- 具备：表面金属，其形成于衬底；第1保护膜，其形成于该表面金属之上；第2保护膜，其具有第1部分和第2部分，该第1部分设置于该第1保护膜之上，该第2部分与该第1部分相连，该第2部分设置于该表面金属之上，该第2保护膜相对于光是透明的；以及金属膜，其具有主体部和上攀部，该主体部设置于该表面金属之上，该上攀部与该主体部相连，该上攀部攀至该第1保护膜上，该主体部比该第1保护膜厚，该第1部分比该上攀部厚，该第2部分比该主体部厚。
- 半导体结构的制备方法及半导体结构-202310047169.1
- 钱浩;王胤川;刘琳 - 广州粤芯半导体技术有限公司
- 2023-01-31 - 2023-06-02 - H01L21/283
- 本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供基底；于所述基底的表面形成电极叠层，所述电极叠层包括层叠设置的第一保护层、电极层和第二保护层；采用刻蚀工艺于所述电极叠层内形成多个间隔排布的开口；采用高密度等离子体沉积工艺于所述开口内及所述电极叠层远离所述基底的表面形成层间介质层，其中，所述高密度等离子体沉积工艺中采用的淀积刻蚀比为3~3.5。第一保护层和第二保护层分别对电极层的上下表面进行保护，避免电极层受到损伤产生空洞；高密度等离子体沉积工艺中采用的淀积刻蚀比为3~3.5，以降低形成层间介质层的时间，减小应力，减少电极层空洞的产生。
- 一种用于高温传感的多层复合薄膜电极及其制备方法-202010197074.4
- 董树荣;宋心雨;金浩;骆季奎;许红升;卢雷贺 - 浙江大学
- 2020-03-19 - 2023-04-25 - H01L21/283
- 本发明公开了一种用于高温传感的多层复合薄膜电极及制备方法，包括衬底，在所述衬底1表面从下至上依次包括第一氧化铝薄膜2a、第一高温金属薄膜3a、第二氧化铝薄膜2b、第二高温金属薄膜3b，还包括包裹所述第一氧化铝薄膜2a、第一高温金属薄膜3a、第二氧化铝薄膜2b、第二高温金属薄膜3b和衬底1裸露表面的表面氧化铝薄膜2c；所述第一高温金属薄膜3a和所述第二高温金属薄膜3b的材料为铂、铑、铱中的一种或者任意至少2种形成的高熵合金；所述第一高温金属薄膜3a和所述第二高温金属薄膜3b为采用多靶共溅、再结晶退火形成的大晶粒结构。该多层复合薄膜电极耐高温，满足在1300℃下工作的需求。
- 功率半导体器件结构的形成方法-202211337797.5
- 李昊 - 上海华虹宏力半导体制造有限公司
- 2022-10-28 - 2023-02-03 - H01L21/283
- 一种功率半导体器件结构的形成方法，包括：提供衬底，衬底内具有沟槽；在沟槽内形成屏蔽栅结构；采用沉积工艺，在屏蔽栅结构的顶部表面、屏蔽栅结构暴露出的沟槽的侧壁、以及衬底的顶部表面形成初始隔离层；在初始隔离层表面形成保护层；在形成保护层之后，去除位于衬底顶部表面上的初始隔离层、位于沟槽侧壁的部分初始隔离层，形成隔离层；在隔离层上形成控制栅结构，控制栅结构填充满沟槽。由于位于屏蔽栅结构上的隔离层的厚度是由沉积的初始隔离层的厚度决定，而在沉积工艺中，初始隔离层的厚度较容易控制，进而能够使得隔离层的厚度能够精准控制，既能够保证隔离层的隔离效果，同时又能够保证沟道区的长度，降低对器件结构的性能影响。
- 一种砷化镓HBT器件集电极台阶自对准的制作方法-202211225947.3
- 邱子阳 - 中国电子科技集团公司第五十五研究所
- 2022-10-09 - 2023-01-06 - H01L21/283
- 本发明公开了一种砷化镓HBT器件集电极台阶自对准的制作方法，本方法包括：步骤一：提供已完成部分器件制作的晶圆结构；步骤二：光刻形成湿法腐蚀发射极外延的图形；步骤三：湿法腐蚀发射极台面，并去除光刻图形；步骤四：光刻形成干法刻蚀基极和上集电极的图形；步骤五：干法刻蚀完基极外延层和部分上集电极外延层，并去除光刻图形；步骤六：光刻形成湿法腐蚀上集电极的图形；步骤七：根据光罩图形和干法刻蚀图形，湿法自对准腐蚀上集电极至自停止层，完成集电极台阶制作。干法刻蚀集电极台阶，可以避免内掏量，有效的减少台面面积，降低寄生电容，提高频率特性和线性度。通过利用倒梯形光罩图形，可以很好的调整图形下面不同位置的干法刻蚀速率，达到刻蚀台阶为斜坡的目的。因为干法刻蚀的各向同性，避免了湿法腐蚀出现的晶向选择，因此可以实现各个方向的金属互联。集电极台阶和隔离台阶通过干法刻蚀达到控制台面面积和斜坡的效果，大大简化了工艺步骤。
- 功率半导体器件和生产功率半导体器件的方法-202210747770.7
- C·汉默;M·穆勒;W·莱纳特 - 英飞凌科技股份有限公司
- 2022-06-29 - 2022-12-30 - H01L21/283
- 功率半导体器件和生产功率半导体器件的方法。一种功率半导体器件（1）包括半导体本体（10）；第一负载端子（11）和第二负载端子（12），两者都在半导体本体（10）处，其中，功率半导体器件（1）被配置用于在第一负载端子（11）与第二负载端子（12）之间传导负载电流。第一负载端子（11）具有邻接半导体本体（10）的第一侧（11‑1）和第二侧（11‑2）。第一负载端子（11）包括：在第一侧（11‑1）处，原子层沉积ALD层（111）；在第二侧（11‑2）处，包括铜的基层（113）；以及，在ALD层（111）和基层（113）之间，耦合层（112），其中，耦合层（112）包括氮化硅铜，CuSiN。
- 三维电极的制备方法-202211073915.6
- 尚帅;郄立伟;王天宇;裴志强;李永增;赵黎明;张琳琳 - 北京晨晶电子有限公司
- 2022-09-02 - 2022-12-20 - H01L21/283
- 本发明涉及半导体技术领域，提供一种三维电极的制备方法，包括：制作晶圆掩膜版，其中，晶圆掩膜版设有多个第一镂空图形，每个第一镂空图形的形状与电极的横截面形状相匹配，每个第一镂空图形的位置与电极在待镀膜晶圆上的目标位置相同；将晶圆掩膜版与待镀膜晶圆的表面临时键合；在待镀膜晶圆与第一镂空图形相对的位置蒸镀电极。本发明提供的三维电极的制备方法，通过制作晶圆掩膜版，并将晶圆掩膜版与待镀膜晶圆的表面临时键合，使晶圆掩膜版与待镀膜晶圆之间没有缝隙且不会相对移动，实现了电极在待镀膜晶圆上的亚微米级的精准布局，进而减小了蒸镀的电极位置与目标位置的差距，提高了在待镀膜晶圆上制备三维电极的精准性。
- 三维电极的制备方法-202211073949.5
- 郄立伟;尚帅;裴志强;张琳琳;赵黎明;王天宇;史玮婷 - 北京晨晶电子有限公司
- 2022-09-02 - 2022-12-20 - H01L21/283
- 本发明涉及微机电系统技术领域，提供一种三维电极的制备方法，包括：根据三维电极的正投影的形状在光刻板上制备第一三维电极图形，第一三维电极图形为镂空图形；在三维结构件的表面喷涂光刻胶，形成光刻胶层；将三维结构件与光刻板对准，将光刻板作为曝光掩膜，对光刻胶层与第一三维电极图形相对的第一部位进行曝光；对第一部位进行显影，以在光刻胶层上制备出第二三维电极图形；基于第二三维电极图形在三维结构件上制备三维电极。本发明提供的三维电极的制备方法，通过平面光刻的方法在三维结构件上制备三维电极，在制备过程中，利用光刻机较高的对准精度将三维结构件与光刻板对准，从而提高了三维电极制备的精度。
- 栅氧化层的形成方法-202210973996.9
- 戴韫青 - 上海华力集成电路制造有限公司
- 2022-08-15 - 2022-12-09 - H01L21/283
- 本发明公开了一种栅氧化层的形成方法，包括：步骤一、对半导体衬底进行预清洗。步骤二、采用HTO工艺沉积在半导体衬底表面沉积第一氧化层。步骤三、进行ISSG工艺对第一氧化层和所述半导体衬底进行退火并在第一氧化层和半导体衬底之间形成第二氧化层，由第一氧化层和第二氧化层叠加形成栅氧化层。本发明能得到较厚的栅氧化层的同时减少栅氧化层的界面缺陷，从而能提高器件的击穿电压和可靠性，能满足中压器件对栅氧化层的厚度和可靠性的要求。
- 氮氧化硅薄膜的制造方法-202211187657.4
- 考可辰;谢威;张立 - 上海华力集成电路制造有限公司
- 2022-09-28 - 2022-12-09 - H01L21/283
- 本发明公开了一种氮氧化硅薄膜的制造方法，包括：步骤一、在半导体衬底上生长二氧化硅层。步骤二、将半导体衬底的第一温度设置为15℃以下的低温。步骤三、通过射频电场对氮气作用产生的氮等离子体，氮等离子体中的氮离子在射频电场的作用下通过扩散运动注入到二氧化硅层中形成氮氧化硅薄膜。氮离子的注入会在二氧化硅层中形成一层由于撞击形成的无序结构层，注入到氮氧化硅薄膜中的氮离子都约束在无序结构层中以防止形成界面缺陷。本发明能防止氮扩散到氮氧化硅薄膜和底部的半导体衬底之间的界面处，从而能减少界面缺陷，提高产品的可靠性。
- 半导体结构及其制备方法-202211226211.8
- 廖黎明;仇峰;张蔷;张炜虎 - 上海积塔半导体有限公司
- 2022-10-09 - 2022-12-09 - H01L21/283
- 本公开涉及一种半导体结构及其制备方法。一种半导体结构的制备方法，包括以下步骤：提供衬底，衬底的上表面形成有牺牲氧化层，衬底内形成有浅沟槽隔离结构，浅沟槽隔离结构自衬底内向上延伸，具有凸出于衬底上的凸出部；浅沟槽隔离结构于衬底内隔离出多个间隔排布的有源区；去除牺牲氧化层；于凸出部的侧壁形成介质层；形成栅氧化层，栅氧化层覆盖有源区的上表面；形成栅极材料层，栅极材料层覆盖栅氧化层的上表面、介质层裸露的表面及凸出部的顶面。上述半导体结构的制备方法，在凸出部的侧壁形成介质层，以有效提高有源区角上的栅氧化层厚度，从而解决栅氧化层不均匀问题，进而提高半导体器件的可靠性，降低芯片的失效率。
- 一种p-GaN欧姆接触电极及其制备方法与应用-202210460707.5
- 袁旭;于国浩;王哲明;赵德胜;张宝顺 - 广东中科半导体微纳制造技术研究院;中国科学院苏州纳米技术与纳米仿生研究所
- 2022-04-28 - 2022-08-23 - H01L21/283
- 本发明公开了一种p‑GaN欧姆接触电极的制备方法，包括以下步骤：提供GaN基外延片，所述GaN基外延片的最上层为p型GaN层，对所述p型GaN层进行激活处理，得到第一GaN基外延片；在所述第一GaN基外延片的p型GaN层上刻蚀，制备出欧姆接触区域，得到第二GaN基外延片；利用热磷酸溶液对所述第二GaN基外延片进行湿法腐蚀处理，清洗后得到第三GaN基外延片；在所述第三GaN基外延片的欧姆接触区域积淀金属，并通过退火工艺对金属进行合金处理，完成p‑GaN欧姆接触电极的制备。本发明能够明显提高p‑GaN材料的欧姆接触性能。
- 制造半导体器件的方法-201810194182.9
- 佃荣次;片山弘造;园田贤一郎;国清辰也 - 瑞萨电子株式会社
- 2014-01-24 - 2022-08-23 - H01L21/283
- 本发明涉及一种制造半导体器件的方法，包括：(a)在第一区域中经第一绝缘膜在半导体衬底上方形成第一伪栅电极，经第二绝缘膜在半导体衬底上方形成第二伪栅电极，在第二区域中经第三绝缘膜在半导体衬底上方形成第三伪栅电极，第二伪栅电极经第四绝缘膜与第一伪栅电极相邻，第二伪栅电极的高度大于第三伪栅电极的高度；(b)形成层间绝缘层以便与第一至第三伪栅电极的上表面重叠；(c)抛光层间绝缘层、第一至第三伪栅电极的各部分使其上表面从层间绝缘层暴露；(d)去除第一至第三伪栅电极；以及(e)在第一至第三开口部中填充含金属的膜，第一至第三开口部是在步骤(d)中已经去除第一至第三伪栅电极的区域。
- 欧姆合金触点区域密封层-202080063775.7
- P·J·杜瓦尔;J·P·贝当古;J·W·麦克利蒙兹;P·M·奥尔康;P·C·巴拉斯二世;M·S·戴维斯 - 雷声公司
- 2020-08-03 - 2022-04-19 - H01L21/283
- 形成欧姆触点密封层，所述欧姆触点密封层被设置在欧姆触点的侧壁和半导体的表面之间的交汇处；在欧姆触点的侧壁和半导体的表面之间的交汇处形成欧姆触点密封层；并将带有欧姆触点的半导体利用化学蚀刻剂处理。
- 一种透明导电电极及其低温制备方法和应用-202110668834.X
- 肖平;李梦洁;许世森;黄斌;赵东明;刘入维;冯笑丹;赵志国;秦校军;李新连;张赟;刘家梁;王百月;王森;张杰 - 华能新能源股份有限公司;中国华能集团清洁能源技术研究院有限公司
- 2021-06-16 - 2021-09-21 - H01L21/283
- 本发明公开了一种透明导电电极及其低温制备方法和应用，属于导电薄膜技术领域。从下至上依次包括，IZO层、金属层、WOx和ITO层，ITO层掺杂有氢在保证低电阻的同时能够提高光学透过率，并通过合理的光学设计，在电池的吸光层中形成光学谐振，从而进一步增强基于其制备的电子器件的光电转换效率。本发明的透明导电电极，是一种低阻值、高透过率的导电膜系，且可以实现低温制备，满足钙钛矿与晶硅、铜铟镓硒叠层的无损伤、低阻、高透的需求。该性透明导电电极在可见光范围内的平均透过率在85％以上，阻值为15ohm。
- 一种栅氧化层的制备方法及MOS功率器件-201611238003.4
- 夏经华;杨霏;郑柳;刘瑞;查祎英;钮应喜;田亮;王嘉铭;桑玲 - 全球能源互联网研究院;国家电网公司;国网江苏省电力公司
- 2016-12-28 - 2021-09-21 - H01L21/283
- 本发明提供了一种栅氧化层的制备方法及MOS功率器件，所述制备方法包括对具有第一导电类型的碳化硅外延片进行高温牺牲氧化，在其外延层的上表面形成牺牲氧化层；对牺牲氧化层进行腐蚀，直至完全去除外延层上的牺牲氧化层；对去除牺牲氧化层后的外延层的上表面进行高温表面化处理，形成光滑的钝化表面；对碳化硅外延片依次进行高温干氧氧化和磷气氛下的氧化后退火，在光滑的钝化表面上形成栅氧化层。与现有技术相比，本发明提供的一种栅氧化层的制备方法及MOS功率器件，能够减少SiC/SiO
- 一种电极及其制作方法-201910178181.X
- 刘湘祁;吴丽琼;刘兆平;周书瑶;张楠 - 宁波石墨烯创新中心有限公司
- 2019-03-08 - 2021-07-06 - H01L21/283
- 本申请提供一种电极及其制作方法，属于电极技术领域。电极的制作方法，包括如下步骤：将基底置于含有钛源的醇类弱酸性溶液中，进行原位酸水解使基底的一表面形成二氧化钛过渡层。在二氧化钛过渡层的背离基底的表面形成电极层得到第一电极。第一电极置于金属盐溶液中，经二氧化钛光催化还原金属盐中的金属离子，在电极层内形成金属导电网络得到第二电极。此制作方法制得的电极在电极层和基底之间形成有二氧化钛过渡层，使基底、过渡层和电极层之间具有强的化学键作用，可以提高电极的层间结合力；同时通过光催化还原作用可形成金属导电网络提高电极导电性。
- 一种制备叉指电极的硬掩膜板-202022961525.5
- 赵见国;李渤 - 南京信息工程大学
- 2020-12-11 - 2021-06-01 - H01L21/283
- 本实用新型公开了一种制备叉指电极的硬掩膜板，通过在现有技术的基础上进行改进，将制备叉指电极的硬掩膜板分为两部分，用于分步骤蒸镀叉指电极的电极组和连接组，使模板上交叉部位密集分布的镂空部相互独立，互不连通，减少每个独立镂空部的边缘长度，提高分布较密集的镂空部周围的模板结构对镂空部的支撑性，从而使制备叉指电极的硬掩膜板在确保电极薄度的前提下，相较于现有的模板，整体具有更好承重性能，不易发生断裂，能够用于实现更窄的线宽，更小的线间距和更大有效面积制备叉指电极，且具有低损耗、高成品率制备的优点。
- 通过合金化和蚀刻铂合金图案化铂-201980063516.1
- S·梅耶;H·林克 - 德克萨斯仪器股份有限公司
- 2019-07-29 - 2021-05-04 - H01L21/283
- 提供一种在衬底(101)上图案化铂的方法。铂层(103)沉积在衬底上，并且经图案化的光致抗蚀剂层(105)形成在铂层上方，留下铂层的部分暴露区域。铝层(109)沉积在铂层(103)的部分暴露区域上方。合金(111)由来自部分暴露区域的铝和铂形成。铂铝合金(111)被蚀刻掉，留下铂层(103)的剩余部分，以在衬底(101)上形成经图案化的铂层。优选地，在形成经图案化的光致抗蚀剂层(105)之前，在半导体衬底(101)上的铂层(103)上沉积薄硬掩模层(107)。
- 一种半导体器件的背金工艺-202011517395.4
- 蔡文必;其他发明人请求不公开姓名 - 厦门市三安集成电路有限公司
- 2020-12-21 - 2021-04-13 - H01L21/283
- 本发明公开了一种半导体器件的背金工艺，包括以下步骤：1)在半导体器件背面溅镀第一金属薄层；2)在第一金属薄层上涂覆光阻剂，得到光阻层；3)对光阻层依次进行曝光和显影，使第一金属薄层表面形成未被光阻层覆盖的电镀区和被光阻层覆盖的蚀刻区；4)在所述电镀区进行溅镀和/或电镀，得到第二金属层；5)去除所述蚀刻区上的光阻层；6)通过蚀刻去除所述蚀刻区的第一金属薄层。本发明进行蚀刻时，只需蚀刻第一金属薄层，因而蚀刻厚度大大减小，更容易管控蚀刻制程参数，大大减少或避免出现蚀刻不干净而需要进行补蚀刻的情况，同时，蚀刻时间大大缩短，使生产效率得到提高；蚀刻所需的蚀刻液用量变少，从而降低生产成本。
- 制作半导体元件的方法-201711184416.3
- 陈映先;陈俊嘉;王尧展;杨智伟;许得彰 - 联华电子股份有限公司
- 2017-11-23 - 2021-03-30 - H01L21/283
- 本发明公开一种制作半导体元件的方法。该制作半导体元件的方法是在Core_p区域中形成SiGe外延层后，将硬掩模层从复合间隙壁结构上去除，在复合间隙壁结构上及外延层上顺形的沉积一蚀刻停止层，在蚀刻停止层上沉积层间介电层，对层间介电层进行研磨，显露出虚设栅极的上表面，去除虚设栅极及部分第一含氮层，形成栅极沟槽并显露出栅极介电层，将Core_p区域中的栅极介电层从栅极沟槽中去除，并选择性的将第一含氮层及该氧化物层去除，留下第二含氮层。
- 半导体装置及其制造方法-201710045042.0
- 王贤超 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-01-22 - 2021-02-09 - H01L21/283
- 本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。所述方法包括：在第一电极层上形成牺牲层，所述牺牲层具有凹槽，所述凹槽具有尖的底部；在所述牺牲层上形成第二电极层，所述第二电极层具有露出所述凹槽的第一开口；形成支撑层以填充所述凹槽和所述第一开口并覆盖所述第二电极层，其中所述凹槽中填充的支撑层作为阻挡部；在所述支撑层和所述第二电极层中形成第二开口，所述第二开口使得所述牺牲层露出；去除所述牺牲层的一部分，从而形成空腔。本发明可以改善阻挡部的形貌。
- SRAM存储器及其形成方法-201710073774.0
- 冯军宏;甘正浩 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2017-02-10 - 2020-11-27 - H01L21/283
- 一种SRAM存储器及其形成方法，其中方法包括：提供基底；形成传输晶体管，形成所述传输晶体管的方法包括：在所述基底上形成传输栅极结构，所述传输栅极结构具有相对的第一侧和第二侧，所述传输栅极结构底部的基底中具有沟道区；形成外延层，所述外延层对沟道区产生应力，所述外延层仅位于所述传输栅极结构第一侧的基底中。所述方法使SRAM存储器的电学性能提高。
- 半导体器件及其形成方法-201711191442.9
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
- 2017-11-24 - 2020-11-27 - H01L21/283
- 一种半导体器件及其形成方法，其中方法包括：提供基底，基底上具有第一栅极结构；在第一栅极结构侧壁形成侧墙膜；在第一栅极结构的两侧形成牺牲层，牺牲层覆盖侧墙膜；在基底上形成覆盖牺牲层侧壁的底层介质层；形成底层介质层后，刻蚀去除牺牲层，在底层介质层和侧墙膜之间形成第一开口；在第一开口中形成插塞。所述方法提高了半导体器件的性能。
- 提高栅极绝缘层成膜均匀性的方法-201910234476.4
- 杨文龙 - 深圳市华星光电技术有限公司
- 2019-03-26 - 2020-11-03 - H01L21/283
- 本发明提供一种提高栅极绝缘层成膜均匀性的方法，使用实验性设计(DOE)方法设计在CVD装置中沉积形成栅极绝缘层的多个测试实验，其中，每一个所述测试实验对应一个与所述栅极绝缘层成膜均匀性有关的相关工艺参数及该相关工艺参数的一组取值，然后执行所述多个测试实验，获取每一个相关工艺参数对栅极绝缘层成膜均匀性的影响趋势，找出影响栅极绝缘层成膜均匀性的关键工艺参数，最后综合分析相关工艺参数对栅极绝缘层成膜均匀性和非均匀性指数的影响，对于所述关键工艺参数进行调整性验证实验，以确定相关工艺参数的最优值，可使栅极绝缘层成膜均一性更佳，产品整体不均匀度降低。
- 通过插入界面原子单层改进与IV族半导体的金属接触-201710569473.7
- 沃尔特·A·哈里森;保罗·A·克利夫顿;安德烈亚斯·戈贝尔;R·斯托克顿·盖恩斯 - 阿科恩科技公司
- 2012-10-18 - 2020-10-30 - H01L21/283
- 本公开案提供通过在金属与半导体之间的界面插入V族或III族原子单层，或插入各自由单层形成的双层，或插入多个所述双层，减少金属‑半导体(IV族)结的比接触电阻的技术。所得的低比电阻金属‑IV族半导体结应用为半导体设备中的低电阻电极，所述半导体设备包括电子设备(例如晶体管、二极管等)和光电设备(例如激光器、太阳能电池、光电探测器等)，及/或应用为场效应晶体管(FET)中的金属源区及/或金属漏区(或者所述金属源区及/或金属漏区的一部分)。III族原子单层和V族原子单层主要为有序的原子层，所述原子层形成于IV族半导体的表面并与IV族半导体的表面原子化学结合。
- 一种可降低功率MOS器件栅极电阻的制造方法-201810180643.7
- 徐达武;蒋正洋;李雪梅 - 华润微电子（重庆）有限公司
- 2018-03-05 - 2020-07-28 - H01L21/283
- 本发明提供了一种可降低功率MOS器件栅极电阻的制造方法，应用于半导体制造领域，其中，包括：提供一硅基底，在硅基底表生长一外延层；在外延层上形成沟槽结构；进行源区、体区的离子注入掺杂，在表面淀积一金属薄层；进行两次高低温的快速退火；刻蚀掉多余的金属；在金属薄层上进行介质层的淀积、回流；对介质层、金属薄层、外延层进行光刻、刻蚀，形成接触孔；在介质层表面进行金属淀积，随后光刻、刻蚀形成栅极和源极。上述技术方案的有益效果在于通过优化加工工序及器件结构，在源区注入之后淀积一层金属薄膜，并搭配两次高低温的快速热退火工艺，在栅极和源极表面形成自对准硅化物，减小晶体管的寄生电阻。
- 用于锗基半导体结构的表面钝化-201510249663.1
- 王冠程;林剑锋;潘正扬;林耕竹 - 台湾积体电路制造股份有限公司
- 2015-05-15 - 2020-04-07 - H01L21/283
- 根据一些实施例，本发明提供了一种形成半导体器件的方法。该方法包括：接收衬底，衬底具有突出穿过衬底的鳍，其中，鳍由第一半导体材料形成；将衬底暴露在包括氢自由基的环境中，从而使用氢自由基钝化突出的鳍；以及外延生长第二半导体材料的覆盖层以覆盖突出的鳍。本发明还涉及用于锗基半导体结构的表面钝化。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
