专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果8个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体装置-CN201710885377.3有效
  • 佃荣次;园田贤一郎 - 瑞萨电子株式会社
  • 2017-09-27 - 2023-06-06 - H10B43/30
  • 本公开涉及半导体装置。通过在包括鳍式晶体管的分离栅极MONOS存储器中防止由于鳍的形状而使到电荷累积膜中的电子的不平衡注入分布,从而提供了一种具有改善的可靠性的半导体装置。构造存储器单元的存储器栅极电极形成在鳍上方。与覆盖鳍的上表面的ONO膜邻接的该存储器栅极电极的一部分的杂质浓度低于与覆盖鳍的侧表面的ONO膜邻接的存储器栅极电极的一部分的杂质浓度。
  • 半导体装置
  • [发明专利]制造半导体器件的方法-CN201810194182.9有效
  • 佃荣次;片山弘造;园田贤一郎;国清辰也 - 瑞萨电子株式会社
  • 2014-01-24 - 2022-08-23 - H01L21/283
  • 本发明涉及一种制造半导体器件的方法,包括:(a)在第一区域中经第一绝缘膜在半导体衬底上方形成第一伪栅电极,经第二绝缘膜在半导体衬底上方形成第二伪栅电极,在第二区域中经第三绝缘膜在半导体衬底上方形成第三伪栅电极,第二伪栅电极经第四绝缘膜与第一伪栅电极相邻,第二伪栅电极的高度大于第三伪栅电极的高度;(b)形成层间绝缘层以便与第一至第三伪栅电极的上表面重叠;(c)抛光层间绝缘层、第一至第三伪栅电极的各部分使其上表面从层间绝缘层暴露;(d)去除第一至第三伪栅电极;以及(e)在第一至第三开口部中填充含金属的膜,第一至第三开口部是在步骤(d)中已经去除第一至第三伪栅电极的区域。
  • 制造半导体器件方法
  • [发明专利]半导体装置-CN201610686046.2有效
  • 竹内阳介;佃荣次;园田贤一郎;津田是文 - 瑞萨电子株式会社
  • 2016-08-18 - 2022-02-22 - H01L27/11585
  • 本发明提供一种半导体装置,用于提高半导体装置的性能,具有半导体基板、形成于半导体基板的上表面的元件隔离膜以及鳍片,该鳍片是半导体基板的一部分,贯通元件隔离膜而沿与半导体基板的上表面垂直的方向突出,具有在上表面的第一方向上彼此相对的侧面和将相对的侧面连结的主面,并沿与第一方向正交的第二方向延伸。还具有:控制栅电极,隔着栅极绝缘膜而配置在侧面上,并沿第一方向延伸;以及存储栅电极,隔着包含电荷蓄积层的栅极绝缘膜而配置在侧面上,并沿第一方向延伸。并且,在与上表面正交的方向上,存储栅电极与侧面重叠的重叠长度比控制栅电极与侧面重叠的重叠长度小。
  • 半导体装置
  • [发明专利]半导体器件-CN201710660716.8在审
  • 园田贤一郎;佃荣次;前川径一 - 瑞萨电子株式会社
  • 2017-08-04 - 2018-02-13 - G11C16/04
  • 本文提供的半导体器件能够降低在半导体衬底上形成的存储元件的状态变化的可能性,所述半导体衬底和所述存储元件之间插入有绝缘层。所述半导体器件包括非易失性存储元件和偏压电路。所述非易失性存储元件中的每一个包括漏区和源区,栅电极以及电荷储存层,所述漏区和源区布置成将形成有沟道的半导体区域夹在中间,所述电荷储存层布置在所述栅电极和所述半导体区域之间。所述非易失性存储元件布置在半导体衬底上,且所述非易失性存储元件和所述衬底之间插入有绝缘层。当电子储存在电荷储存层中时,所述偏压电路使所述栅电极和所述漏区与所述源区中的至少一个之间的电势差减小,从而使储存在非易失性存储元件的沟道中的空穴减少。
  • 半导体器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top