|
|
钻瓜专利网为您找到相关结果 229个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置-CN201680090598.5有效
-
中野诚也
-
三菱电机株式会社
-
2016-11-08
-
2023-06-20
-
H01L21/283
- 具备：表面金属，其形成于衬底；第1保护膜，其形成于该表面金属之上；第2保护膜，其具有第1部分和第2部分，该第1部分设置于该第1保护膜之上，该第2部分与该第1部分相连，该第2部分设置于该表面金属之上，该第2保护膜相对于光是透明的；以及金属膜，其具有主体部和上攀部，该主体部设置于该表面金属之上，该上攀部与该主体部相连，该上攀部攀至该第1保护膜上，该主体部比该第1保护膜厚，该第1部分比该上攀部厚，该第2部分比该主体部厚。
- 半导体装置
- [发明专利]半导体结构的制备方法及半导体结构-CN202310047169.1有效
-
钱浩;王胤川;刘琳
-
广州粤芯半导体技术有限公司
-
2023-01-31
-
2023-06-02
-
H01L21/283
- 本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供基底；于所述基底的表面形成电极叠层，所述电极叠层包括层叠设置的第一保护层、电极层和第二保护层；采用刻蚀工艺于所述电极叠层内形成多个间隔排布的开口；采用高密度等离子体沉积工艺于所述开口内及所述电极叠层远离所述基底的表面形成层间介质层，其中，所述高密度等离子体沉积工艺中采用的淀积刻蚀比为3~3.5。第一保护层和第二保护层分别对电极层的上下表面进行保护，避免电极层受到损伤产生空洞；高密度等离子体沉积工艺中采用的淀积刻蚀比为3~3.5，以降低形成层间介质层的时间，减小应力，减少电极层空洞的产生。
- 半导体结构制备方法
- [发明专利]功率半导体器件结构的形成方法-CN202211337797.5在审
-
李昊
-
上海华虹宏力半导体制造有限公司
-
2022-10-28
-
2023-02-03
-
H01L21/283
- 一种功率半导体器件结构的形成方法，包括：提供衬底，衬底内具有沟槽；在沟槽内形成屏蔽栅结构；采用沉积工艺，在屏蔽栅结构的顶部表面、屏蔽栅结构暴露出的沟槽的侧壁、以及衬底的顶部表面形成初始隔离层；在初始隔离层表面形成保护层；在形成保护层之后，去除位于衬底顶部表面上的初始隔离层、位于沟槽侧壁的部分初始隔离层，形成隔离层；在隔离层上形成控制栅结构，控制栅结构填充满沟槽。由于位于屏蔽栅结构上的隔离层的厚度是由沉积的初始隔离层的厚度决定，而在沉积工艺中，初始隔离层的厚度较容易控制，进而能够使得隔离层的厚度能够精准控制，既能够保证隔离层的隔离效果，同时又能够保证沟道区的长度，降低对器件结构的性能影响。
- 功率半导体器件结构形成方法
- [发明专利]一种砷化镓HBT器件集电极台阶自对准的制作方法-CN202211225947.3在审
-
邱子阳
-
中国电子科技集团公司第五十五研究所
-
2022-10-09
-
2023-01-06
-
H01L21/283
- 本发明公开了一种砷化镓HBT器件集电极台阶自对准的制作方法，本方法包括：步骤一：提供已完成部分器件制作的晶圆结构；步骤二：光刻形成湿法腐蚀发射极外延的图形；步骤三：湿法腐蚀发射极台面，并去除光刻图形；步骤四：光刻形成干法刻蚀基极和上集电极的图形；步骤五：干法刻蚀完基极外延层和部分上集电极外延层，并去除光刻图形；步骤六：光刻形成湿法腐蚀上集电极的图形；步骤七：根据光罩图形和干法刻蚀图形，湿法自对准腐蚀上集电极至自停止层，完成集电极台阶制作。干法刻蚀集电极台阶，可以避免内掏量，有效的减少台面面积，降低寄生电容，提高频率特性和线性度。通过利用倒梯形光罩图形，可以很好的调整图形下面不同位置的干法刻蚀速率，达到刻蚀台阶为斜坡的目的。因为干法刻蚀的各向同性，避免了湿法腐蚀出现的晶向选择，因此可以实现各个方向的金属互联。集电极台阶和隔离台阶通过干法刻蚀达到控制台面面积和斜坡的效果，大大简化了工艺步骤。
- 一种砷化镓hbt器件集电极台阶对准制作方法
- [发明专利]三维电极的制备方法-CN202211073915.6在审
-
尚帅;郄立伟;王天宇;裴志强;李永增;赵黎明;张琳琳
-
北京晨晶电子有限公司
-
2022-09-02
-
2022-12-20
-
H01L21/283
- 本发明涉及半导体技术领域，提供一种三维电极的制备方法，包括：制作晶圆掩膜版，其中，晶圆掩膜版设有多个第一镂空图形，每个第一镂空图形的形状与电极的横截面形状相匹配，每个第一镂空图形的位置与电极在待镀膜晶圆上的目标位置相同；将晶圆掩膜版与待镀膜晶圆的表面临时键合；在待镀膜晶圆与第一镂空图形相对的位置蒸镀电极。本发明提供的三维电极的制备方法，通过制作晶圆掩膜版，并将晶圆掩膜版与待镀膜晶圆的表面临时键合，使晶圆掩膜版与待镀膜晶圆之间没有缝隙且不会相对移动，实现了电极在待镀膜晶圆上的亚微米级的精准布局，进而减小了蒸镀的电极位置与目标位置的差距，提高了在待镀膜晶圆上制备三维电极的精准性。
- 三维电极制备方法
- [发明专利]三维电极的制备方法-CN202211073949.5在审
-
郄立伟;尚帅;裴志强;张琳琳;赵黎明;王天宇;史玮婷
-
北京晨晶电子有限公司
-
2022-09-02
-
2022-12-20
-
H01L21/283
- 本发明涉及微机电系统技术领域，提供一种三维电极的制备方法，包括：根据三维电极的正投影的形状在光刻板上制备第一三维电极图形，第一三维电极图形为镂空图形；在三维结构件的表面喷涂光刻胶，形成光刻胶层；将三维结构件与光刻板对准，将光刻板作为曝光掩膜，对光刻胶层与第一三维电极图形相对的第一部位进行曝光；对第一部位进行显影，以在光刻胶层上制备出第二三维电极图形；基于第二三维电极图形在三维结构件上制备三维电极。本发明提供的三维电极的制备方法，通过平面光刻的方法在三维结构件上制备三维电极，在制备过程中，利用光刻机较高的对准精度将三维结构件与光刻板对准，从而提高了三维电极制备的精度。
- 三维电极制备方法
- [发明专利]半导体结构及其制备方法-CN202211226211.8在审
-
廖黎明;仇峰;张蔷;张炜虎
-
上海积塔半导体有限公司
-
2022-10-09
-
2022-12-09
-
H01L21/283
- 本公开涉及一种半导体结构及其制备方法。一种半导体结构的制备方法，包括以下步骤：提供衬底，衬底的上表面形成有牺牲氧化层，衬底内形成有浅沟槽隔离结构，浅沟槽隔离结构自衬底内向上延伸，具有凸出于衬底上的凸出部；浅沟槽隔离结构于衬底内隔离出多个间隔排布的有源区；去除牺牲氧化层；于凸出部的侧壁形成介质层；形成栅氧化层，栅氧化层覆盖有源区的上表面；形成栅极材料层，栅极材料层覆盖栅氧化层的上表面、介质层裸露的表面及凸出部的顶面。上述半导体结构的制备方法，在凸出部的侧壁形成介质层，以有效提高有源区角上的栅氧化层厚度，从而解决栅氧化层不均匀问题，进而提高半导体器件的可靠性，降低芯片的失效率。
- 半导体结构及其制备方法
- [发明专利]制造半导体器件的方法-CN201810194182.9有效
-
佃荣次;片山弘造;园田贤一郎;国清辰也
-
瑞萨电子株式会社
-
2014-01-24
-
2022-08-23
-
H01L21/283
- 本发明涉及一种制造半导体器件的方法，包括：(a)在第一区域中经第一绝缘膜在半导体衬底上方形成第一伪栅电极，经第二绝缘膜在半导体衬底上方形成第二伪栅电极，在第二区域中经第三绝缘膜在半导体衬底上方形成第三伪栅电极，第二伪栅电极经第四绝缘膜与第一伪栅电极相邻，第二伪栅电极的高度大于第三伪栅电极的高度；(b)形成层间绝缘层以便与第一至第三伪栅电极的上表面重叠；(c)抛光层间绝缘层、第一至第三伪栅电极的各部分使其上表面从层间绝缘层暴露；(d)去除第一至第三伪栅电极；以及(e)在第一至第三开口部中填充含金属的膜，第一至第三开口部是在步骤(d)中已经去除第一至第三伪栅电极的区域。
- 制造半导体器件方法
|
