“中芯国际集成电路制造（北京）有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果3351个，建议您升级VIP下载更多相关专利

[发明专利]图形生成方法及掩膜版的制备方法-CN201810784631.5有效
发明人：陈譞博 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-17 - 公布日： 2023-10-27 - 主分类号： G03F1/44 文献下载
摘要：本发明揭示了一种图形生成方法及掩膜版的制备方法，所述图形生成方法包括：提供第一坐标系，划分为多个区域并分别设定坐标，所述多个区域包括第一目标区域及其周围至少一个第一外围区域；以及，依据所述多个区域的坐标检测所述第一目标区域周围的第一外围区域中的图形，并依据所述第一外围区域中的图形生成所述第一目标区域中的图形。由此，通过外围区域中的图形限定目标区域中生成的图形，使得实际图形生成过程可控，以便获得所需要的图形，最终获得高质量的掩膜版。
图形生成方法掩膜版制备

[发明专利]图形优化方法及掩膜版制造方法-CN201810784635.3有效
发明人：倪昶 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-17 - 公布日： 2023-10-27 - 主分类号： G03F1/76 文献下载
摘要：本发明揭示了一种图形优化方法，所述图形优化方法包括：提供待优化图形，所述待优化图形包括第一图形和第二图形，所述待优化图形具有热区域；对所述第一图形和所述第二图形进行选择性尺寸调整；依据所述热区域对所述选择性尺寸调整进行反馈操作；以及依据所述反馈操作获得优化后的图形。于是，在进行选择性尺寸调整后，进一步对该选择性尺寸调整进行反馈操作，使得选择性尺寸调整对实际图形的影响更合理，有助于提高具有热区域的图形的精度。由此进行的掩膜版制造，可以提高掩膜版的质量。
图形优化方法掩膜版制造

[发明专利]一种延时电路-CN201811511887.5有效
发明人：高婷婷;倪昊;郁红 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-12-11 - 公布日： 2023-10-27 - 主分类号： H03K17/28 文献下载
摘要：本发明提供了一种延时电路，包括充放电电容以及并联连接的第一电路和第二电路；其中，第一电路的输入端连接至信号输入端，第一电路的输出端连接至第一节点，以和充放电电容连接；第二电路的输入端连接至信号输入端，第二电路的输出端连接至第一节点，以和充放电电容连接；第二电路包括反相器和至少一个开关晶体管，反相器的输入端连接至信号输入端，反相器的输出端连接开关晶体管的基极，开关晶体管的集电极连接至第一节点，以和充放电电容连接，以及开关晶体管的发射极接地。本发明提供的延时电路的精确度较高。
一种延时电路

[发明专利]鳍式场效应晶体管器件及其制造方法-CN201910244745.5有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-03-28 - 公布日： 2023-10-27 - 主分类号： H01L21/28 文献下载
摘要：本发明提供了一种FinFET器件及其制造方法，其中，制造方法具体地是在源漏外延加工前，在虚拟栅极堆叠上部的侧壁上形成保护壁。通过在虚拟栅极堆叠上进一步增设了保护壁，从而确保其中的虚拟栅极电极层能被完全包裹起来，以避免在源漏外延加工时有外露的虚拟栅极电极层，继而发生“蘑菇缺陷”。本发明的方法采用常规的成熟工艺即可实现，实施简单、工艺窗口较宽，并且更为重要的是，其不会对前后其它工艺产生负面影响，具有良好的工艺兼容性。
场效应晶体管器件及其制造方法

[发明专利]刻蚀方法-CN201911177575.X有效
发明人：孙天杨 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-11-26 - 公布日： 2023-10-27 - 主分类号： H01L21/02 文献下载
摘要：本申请属于半导体技术领域，具体地涉及一种半导体器件刻蚀方法。所述刻蚀方法包括：提供衬底，所述衬底上形成有刻蚀停止层和位于所述刻蚀停止层上的介质层，所述介质层中形成有经刻蚀工艺形成的通孔，所述通孔结构表面包括所述刻蚀工艺中残留的含氟基团；使用碱性溶液对所述通孔进行第一清洗，去除残留的含氟基团；对所述通孔进行第二清洗；对所述通孔进行第三清洗。本申请提供的一种半导体器件刻蚀方法，在刻蚀所述介质层形成通孔后，使用碱性溶液对所述通孔进行第一清洗，去除残留的含氟基团，可以避免所述含氟基团溶于酸性或中性溶液后对刻蚀停止层造成缺口，从而改善器件的可靠性。
刻蚀方法

[发明专利]半导体结构及其形成方法与工作方法-CN202180094562.5在审
发明人：金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-05-19 - 公布日： 2023-10-24 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法与工作方法，其中半导体结构包括：衬底，所述衬底包括第一区，所述第一区包括沿第一方向排布的多个第一有源区以及位于相邻所述第一有源区之间的第一隔离区；位于所述衬底上的若干第一鳍部，若干所述第一鳍部与第一方向平行且沿第二方向排列，所述第二方向与所述第一方向垂直，所述第一鳍部横跨相邻所述第一有源区以及所述第一有源区之间的第一隔离区；位于所述第一隔离区上的多个第一栅极结构，所述第一栅极结构沿所述第二方向横跨所述第一鳍部；若干第一电互连结构，所述第一电互连结构与所述第一栅极结构电连接。本发明有利于在集成度高的半导体结构中实现相邻有源区之间的电隔离，有利于提高半导体结构的性能。
半导体结构及其形成方法工作

[发明专利]半导体结构及其形成方法-CN202010286322.2有效
发明人：蔡巧明;李洋 -专利权人： 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2020-04-13 - 公布日： 2023-10-24 - 主分类号： H01L29/423 文献下载
摘要：本申请提供半导体结构及其形成方法，所述半导体结构包括：半导体衬底，所述半导体衬底包括阱区，所述阱区中形成有第二漂移区以及位于所述第二漂移区中的第三隔离结构；栅极结构，位于所述第三隔离结构之间的半导体衬底上，所述栅极结构包括栅极，所述栅极包括沿沟道宽度方向交替排布的栅极层以及反型抑制层，其中，所述反型抑制层位于所述隔离结构靠近所述栅极结构的边界上方，所述反型抑制层的类型与所述阱区的类型相同。所述反型抑制层可以提高沟道边缘的阈值电压，从而降低所述边界处的沟道漏电，并且不会影响整体器件的阈值电压和器件开启时的电流。
半导体结构及其形成方法

[发明专利]电容器、半导体器件及其制造方法-CN201711085225.1有效
发明人：孔云龙;王潇 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2017-11-07 - 公布日： 2023-10-24 - 主分类号： H10N97/00 文献下载
摘要：本发明提供一种电容器、半导体器件及其制造方法，采用具有开口的绝缘介电层替代原来直接平铺在下极板的绝缘介电层，并将上极板形成在所述开口中，进而可以使得上极板的边缘处在所述绝缘介电层的包围和保护当中，同时可以保证上极板和下极板之间的绝缘介电层的品质，改善了上极板边缘的失效点问题，提高了电容器的可靠性及良率。
电容器半导体器件及其制造方法

[发明专利]一种延时电路-CN201811147683.8有效
发明人：高婷婷;倪昊;郁红 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-09-29 - 公布日： 2023-10-24 - 主分类号： H03K17/284 文献下载
摘要：本发明提供一种延时电路，包括：第一开关单元、第一电容、第二开关单元、第二电容和电流补偿单元，其中所述第一开关单元和所述第二开关单元均连接在第一电压和第二电压之间，所述电流补偿单元与所述第一电容和/或第二电容串联和/或并联在所述第一电压和所述第二电压之间，其中所述电流补偿单元包括至少一个NMOS管，用于为所述延时电路补偿充放电电流，以使得电源电压变化时所述延时电路的延时变化量变小。本发明的延时电路具有电流补偿单元，电容的充放电电流比传统延时电路略大，且电源电压变化时流过电流补偿单元的电流几乎不发生变化，因此电源电压变化时延时电路的延时变化量非常小，延时更收敛、更加稳定。
一种延时电路

[发明专利]一种半导体器件及其形成方法-CN201910267991.2有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-04-03 - 公布日： 2023-10-24 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件的形成方法，提供衬底，衬底包括依次设置的第一衬底层、第二衬底层和第三衬底层，在第三衬底层远离第二衬底层的一端形成掩膜层图案和氧化隔离层；沿氧化物隔离层的外侧依次刻蚀第三衬底层、第二衬底层和第一衬底层，形成隔离沟槽；移除掩膜层图案，沿氧化物隔离层的内侧刻蚀第三衬底层；移除第二衬底层；环绕刻蚀后的第三衬底层沉积隔离层。与现有技术相比，该方法制作出的半导体器件，相比于现有技术中的半导体器件其栅极面积增大，与其他器件连接时的接触面积较大，并且可以有效地避免短沟道效应，其使用效果更佳。进一步地，本发明还提供一种基于该半导体器件的形成方法得到的半导体器件。
一种半导体器件及其形成方法

[实用新型]一种刀具及晶圆解键合设备-CN202321037950.2有效
发明人：魏佳奇 -专利权人： 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2023-05-04 - 公布日： 2023-10-24 - 主分类号： H01L21/67 文献下载
摘要：本申请提供一种刀具及晶圆解键合设备，所述刀具包括：刀背部分和刀刃部分，所述刀刃部分包括与刀背部分相连的连接边以及用于切割的刀尖边；第一管路，位于所述刀刃部分中靠近所述连接边的位置且沿平行于所述刀刃部分的方向贯穿所述刀刃部分，所述第一管路两侧连接有若干贯穿所述刀刃部分的第一喷嘴孔；第二管路，位于所述刀刃部分中靠近所述刀尖边的位置且沿平行于所述刀刃部分的方向贯穿所述刀刃部分，所述第二管路靠近所述刀尖边的一侧连接有若干垂直于所述刀尖边且贯穿所述刀尖边的第二喷嘴孔；所述第一管路连接至流体，所述第二管路连接至解键合溶液。本申请提供一种刀具及晶圆解键合设备，可以提高晶圆解键合的良率及效率。
一种刀具晶圆解键合设备

[发明专利]半导体结构及其形成方法-CN201810732897.5有效
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2018-07-05 - 公布日： 2023-10-20 - 主分类号： H01L21/336 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底；在所述基底上形成若干分立的核心层；在所述核心层的侧壁上形成第一侧墙；形成所述第一侧墙后，去除所述核心层；去除所述核心层后，在所述第一侧墙的侧壁上形成第二侧墙；形成所述第二侧墙后，在所述第二侧墙露出的基底上形成掩膜层，所述掩膜层露出所述第一侧墙的顶部；在所述第二侧墙露出的基底上形成掩膜层后，去除所述第二侧墙；去除所述第二侧墙后，以所述第一侧墙和掩膜层为掩膜刻蚀所述基底，形成目标图形。本发明有利于提高相邻目标图形的间隙宽度的均一性，从而提高器件性能以及性能均一性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910152105.1有效
发明人：张海洋;郑二虎 -专利权人： 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2019-02-28 - 公布日： 2023-10-20 - 主分类号： H01L21/308 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括图形密集区和图形稀疏区；在所述基底上形成多个分立的硬掩膜层，相邻所述硬掩膜层与所述基底围成开口，且所述图形稀疏区开口的宽度大于所述图形密集区开口的宽度；形成至少位于所述图形稀疏区的开口侧壁上的修整层，所述修整层与所述硬掩膜层构成掩膜结构层；以所述掩膜结构层为掩膜，刻蚀所述开口露出的部分厚度所述基底，形成凸出于剩余所述基底的多个目标图形层。本发明实施例有利于提高各区域的目标图形层的关键尺寸均一性。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN201910579447.1有效
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-06-28 - 公布日： 2023-10-20 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底和位于所述衬底上的鳍部；回刻蚀部分厚度的所述鳍部，形成底鳍部；在所述底鳍部上形成隔离层以及位于所述隔离层上的沟道鳍部；形成横跨所述沟道鳍部和隔离层的栅极结构，所述栅极结构覆盖所述隔离层的部分侧壁和沟道鳍部的部分顶部和侧壁。在半导体结构工作时，所述沟道鳍部用作沟道，所述隔离层形成在所述沟道鳍部与所述底鳍部之间，使得所述沟道鳍部与所述底鳍部之间电隔离，降低了半导体结构漏电流的概率，提高了半导体结构的电学性能。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202010524386.1有效
发明人：朱辰;何作鹏;杨明;姚达林;卑多慧 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-06-10 - 公布日： 2023-10-20 - 主分类号： H01L21/768 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成多个分立的核心层，核心层的延伸方向为第一方向，与第一方向相垂直的方向为第二方向；形成覆盖核心层侧壁的侧墙层；在基底上形成图形传递层，图形传递层覆盖侧墙层的侧壁；在第二方向上，在相邻侧墙层之间的图形传递层中形成第一沟槽；形成第一沟槽后，去除核心层，形成第二沟槽；以图形传递层和侧墙层为掩膜，沿第一沟槽和第二沟槽刻蚀基底，形成目标图形。本发明提高图形传递的精度。
半导体结构及其形成方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 3351 条