“超结层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2737014个，建议您升级VIP下载更多相关专利

[实用新型]一种具有超深沟槽的瞬态电压抑制器结构-CN201520047004.5有效
发明人：朱伟东;赵泊然 -专利权人：应能微电子（上海）有限公司
申请日： 2015-01-23 - 公布日： 2015-10-07 - 主分类号： H01L29/861 文献下载
摘要：本实用新型公开了一种具有超深沟槽的瞬态电压抑制器结构，其包含一具有第一导电类型的重掺杂硅衬底；在所述重掺杂硅衬底顶面设置一具有第一导电类型的掺杂外延层；在所述掺杂外延层上设置有一系列密排的超深沟槽，且所述超深沟槽的高宽比为所述超深沟槽通过掺杂多晶硅的填充，并经过高温推进形成一个立体的具有第二导电类型的扩散掺杂区域，与具有第一导电类型的晶圆掺杂硅衬底形成一个纵向结构的PN结。该纵向结构的PN结的结面积由侧面积和底面积所组成。而纵向结构的PN结的结面积可以通过沟槽刻蚀的深度来增加，因此这种具有纵向PN结的TVS二极管结构可以在更小的芯片尺寸上承受更大的浪涌功率（千瓦级）或浪涌电流。
一种具有深沟瞬态电压抑制器结构

[发明专利]超结器件的制造方法及超结器件-CN202010570533.9有效
发明人：罗顶;何云;袁家贵;马平 -专利权人：中芯集成电路制造（绍兴）有限公司
申请日： 2020-06-22 - 公布日： 2020-10-16 - 主分类号： H01L21/02 文献下载
摘要：本申请涉及一种超结器件的制造方法及超结器件，所述方法包括：于第一导电类型的外延层的上表面形成图形化掩膜层；基于所述图形化掩膜层刻蚀所述第一导电类型的外延层，以于所述第一导电类型的外延层内形成沟槽；于所述沟槽内形成第二导电类型的外延层并使其上表面低于所述图形化掩膜层的上表面且高于所述第一导电类型的外延层的上表面；热氧化所述图形化掩膜层下方的所述第一导电类型的外延层的上表面以及所述第二导电类型的外延层的上表面，以形成氧化层；去除所述图形化掩膜层和所述氧化层。本申请使得沟槽交界处的上表面弯曲度更小，超结器件的上表面更平坦，在提高了器件可靠性的同时降低了生产成本及工艺复杂度。
器件制造方法

[发明专利]基于超晶格结构的异质结、增强型HEMT器件及其制作方法-CN201811040406.7有效
发明人：徐峰;于国浩;李军帅;邓旭光;张丽;宋亮;范亚明;张宝顺 -专利权人：中国科学院苏州纳米技术与纳米仿生研究所
申请日： 2018-09-06 - 公布日： 2023-07-25 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种基于超晶格结构的异质结、增强型HEMT器件及其制作方法。所述基于超晶格结构的异质结包括第一半导体层和第二半导体层，在所述第一半导体层和第二半导体层之间形成有二维电子气，所述第一半导体层为AlxInbase:Sub>Ga1‑x‑yN势垒层包括一个以上AlGaN/InGaN超晶格结构，所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN本发明实施例采用的AlGaN/InGaN超晶格各子层厚度均低于其临界弛豫厚度，使得超晶格AlGaN、InGaN子层相对GaN沟道层分别处于张应变、压应变状态，能够作为应力补偿结构形成与GaN沟道层完全匹配的平衡晶格base:Sub>xInyGa1‑x‑yN/GaN异质结中的逆压电效应
基于晶格结构异质结增强 hemt 器件及其制作方法

[发明专利]一种防结露风口的制备方法-CN201210592035.X有效
发明人：吴子豹;陈玲;李明仁 -专利权人：厦门建霖工业有限公司
申请日： 2012-12-31 - 公布日： 2013-04-10 - 主分类号： B05D5/04 文献下载
摘要：一种防结露风口的制备方法，涉及一种在风口表面获得防结露性能的制备方法。提供不仅不改变风口的结构，而且具有良好防结露性能的一种防结露风口的制备方法。先将风口进行酒精擦拭，再喷涂超亲水性涂料层，烘烤固化；检测包装。所述超亲水性涂料可由吸水树脂、聚胺脂、交联剂和异氰酸固化剂组成，所述吸水树脂可采用聚丙烯酰胺等，所述交联剂可采用NN亚甲基双丙烯酰胺等；所述超亲水性涂料层的厚度可为5～25μm；所述烘烤的温度可为70～
一种露风制备方法

[发明专利]一种激光诱导成形仿珍珠母层状钢结硬质合金及其制备方法-CN202111553759.9在审
发明人：李永健;任旭东;顾嘉阳;周王凡;杨宇;陈兰 -专利权人：江苏大学
申请日： 2021-12-17 - 公布日： 2022-04-15 - 主分类号： C23C24/10 文献下载
摘要：本发明公开一种激光诱导成形仿珍珠母层状钢结硬质合金及其制备方法，主要包括：利用超高速激光熔覆技术制备层状钢结硬质合金的每一层硬质陶瓷材料层和软质材料层，在每层材料制备完成后，利用超快激光加工技术制备“泥砖”状结构中的网格结构，最终通过不断堆积成形，形成仿珍珠母层状结构的钢结硬质合金。所获得的层状钢结硬质合金结构，由硬质陶瓷材料层和软质材料层相互交替组成的类似自然界珍珠母的“泥砖”状结构。本发明能够有效耦合超高速激光熔覆技术和超快激光技术的技术特点，制备类似珍珠母的“泥砖”状钢结硬质合金结构，获得良好的强化效应，有效控制常规激光钢结硬质合金层在激光熔覆制备过程中带来的开裂等问题。
一种激光诱导成形珍珠母层状硬质合金及其制备方法

[发明专利]超结器件终端结构及其制备方法-CN201910361189.X在审
发明人：柴展;罗杰馨;薛忠营;徐大朋 -专利权人：上海功成半导体科技有限公司
申请日： 2019-04-30 - 公布日： 2019-09-06 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种超结器件终端结构及其制备方法，所述超结器件终端结构包括：第一导电类型的半导体衬底；第一导电类型的外延层，形成于所述半导体衬底上；第二导电类型的多个柱结构，形成于所述外延层中，且沿所述外延层的厚度方向延伸；多个所述柱结构在所述外延层中沿平行于所述半导体衬底表面的方向排列；第二导电类型的耐压增强区，形成于所述外延层中；所述耐压增强区位于相邻的两个所述柱结构之间的所述外延层的下部。本发明通过以所述耐压增强区串接多个所述柱结构，在实现超结终端区电荷平衡的同时，改善终端电场分布和耗尽层曲率，使耐压提高。本发明提供的制备方法制备过程简单且成本较低，适于大批量生产。
外延层柱结构耐压超结器件终端结构增强区制备第一导电类型导电类型衬底半导体半导体衬底表面曲率电场分布电荷平衡方向排列制备过程耗尽层终端区超结串接平行终端延伸生产

[发明专利]超结功率器件及其制备方法-CN202010536061.5在审
发明人：季明华;刘聪慧;王欢;杨龙康 -专利权人：芯恩（青岛）集成电路有限公司
申请日： 2020-06-12 - 公布日： 2021-12-17 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种超结功率器件及其制备方法，在制备超结功率器件时，可在形成第一导电类型外延层之后通过添加超结掩膜版、在形成第二导电类型阱区之前或之后直接通过阱区掩膜版，以及在形成接触结构之前或之后直接通过接触掩膜版，即可在第一导电类型外延层内注入第二导电类型杂质，以依次形成第二导电类型浮岛及第二导电类型柱，该制备工艺无需进行多次外延工艺，且无需进行深沟道刻蚀，因此制备工艺简单、成本低，且成品率及可靠性较高。本发明的超结功率器件同时具有第二导电类型浮岛及第二导电类型柱，在断路状态，可提高功率器件的击穿电压，降低米勒电容和输入电容，且在导通状态，可降低器件的导通电阻。
功率器件及其制备方法

[发明专利]超结功率器件及其制备方法-CN202010537282.4在审
发明人：季明华;刘聪慧;王欢;杨龙康 -专利权人：芯恩（青岛）集成电路有限公司
申请日： 2020-06-12 - 公布日： 2021-12-17 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种超结功率器件及其制备方法，在制备超结功率器件时，可在形成第一导电类型外延层之后通过添加超结掩膜版、在形成第二导电类型阱区之前或之后直接通过阱区掩膜版，以及在形成接触结构之前或之后直接通过接触掩膜版，即可在第一导电类型外延层内注入第二导电类型杂质，以依次形成第二导电类型浮岛及第二导电类型柱，该制备工艺无需进行多次外延工艺，且无需进行深沟道刻蚀，因此制备工艺简单、成本低，且成品率及可靠性较高。本发明的超结功率器件同时具有第二导电类型浮岛及第二导电类型柱，在断路状态，可提高功率器件的击穿电压，降低米勒电容和输入电容，且在导通状态，可降低器件的导通电阻。
功率器件及其制备方法

[发明专利]图形化布局夹层氧化层SOI的超结LDMOS器件-CN202110672378.6在审
发明人：莫海锋 -专利权人：苏州华太电子技术股份有限公司
申请日： 2021-06-17 - 公布日： 2022-11-01 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种图形化布局夹层氧化层SOI的超结LDMOS器件。所述超结LDMOS器件包括：叠层设置的衬底、图形化分布的夹层氧化层、外延层和金属层，所述衬底与外延层于未被夹层氧化层覆盖的区域处直接连接；所述外延层包括有源区，所述有源区包括体区和漂移区，所述体区内形成有体区接触区和沟道区，所述漂移区与所述夹层氧化层连接或接触，所述金属层分别经第一电连接结构、第二电连接结构与所述体区接触区、衬底连接，其中，所述第二电连接结构对应设置在未被夹层氧化层覆盖的区域；以及，源极、漏极和栅极。本发明实施例提供了一种图形化布局夹层氧化层SOI的超结LDMOS器件的导通电阻降低了20％，输出电容降低了40％。
图形布局夹层氧化 soi ldmos 器件

[实用新型]光催化装置-CN202220049040.5有效
发明人：朱瑞;朱健;郝成龙;谭凤泽 -专利权人：深圳迈塔兰斯科技有限公司
申请日： 2022-01-10 - 公布日： 2022-05-27 - 主分类号： B01J19/12 文献下载
摘要：其中，该光催化装置包括金属超表面和二维材料层；其中，所述金属超表面和所述二维材料层自下到上堆叠形成异质结；所述金属超表面的表面具有纳米沟壑；所述二维材料层包括至少一层二维过渡金属硫族化合物。本申请实施例光催化装置，利用二维材料层比表面积大，能带结构适中的特性扩大了光催化装置的可吸收光谱范围。同时将金属超表面与二维材料层形成异质结，利用金属超表面的等离激元效应增加了二维材料层对光子的吸收能力，从而增强了该光催化装置的催化性能。
光催化装置

[发明专利]一种具有低导通压降的超结IGBT-CN201710510881.5有效
发明人：黄铭敏 -专利权人：四川大学
申请日： 2017-06-29 - 公布日： 2019-10-01 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，其耐压层中第二导电类型的半导体区不与基区直接接触，且所述耐压层中第二导电类型的半导体区通过一个或一个以上同向串联的二极管与发射极相连接在正向导通时，所述二极管导通，所述耐压层中第二导电类型的半导体区的电位抬高，这样可以抑制少数载流子被耐压层中第二导电类型的半导体区收集，从而提高载流子在耐压区中的存储效果。与传统超结IGBT器件相比，本发明的超结IGBT器件可以获得更低的导通压降。
一种具有低导通压降 igbt

[发明专利]超结MOSFET的制作方法-CN201410040931.4在审
发明人：马万里;刘竹 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-01-27 - 公布日： 2015-07-29 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种超结MOSFET的制作方法，该方法包括：对N型衬底外延层窗口下方的区域分别进行各向同性刻蚀和各向异性刻蚀，进而生长P型外延层以形成P型体区；在所述P型体区和所述N型衬底外延层的表面上依次生长栅氧化层和多晶硅层，并对所述多晶硅层上与所述P型体区对应的预设区域进行刻蚀，以露出所述栅氧化层，形成栅极；对所述P型体区的预设N型区域进行N型离子注入，以形成N型源区；在所述多晶硅层和所述栅氧化层上生长介质层和金属层，以完成所述超结通过优化P型体区的形成过程，避免了现有技术中P型离子的注入与驱入过程，使得超结MOSFET的制作工艺流程得以简化，降低了生产生本。
mosfet 制作方法

[发明专利]一种集成电流采样功能的超结器件-CN202210357125.4有效
发明人：杨国江;于世珩 -专利权人：江苏长晶科技股份有限公司;江苏长晶浦联功率半导体有限公司
申请日： 2022-04-07 - 公布日： 2022-07-01 - 主分类号： H01L23/544 文献下载
摘要：一种集成电流采样功能的超结器件，器件从内到外依次为超结元胞区、过渡区和终端区，所述过渡区同时充当电流采样区，过渡区的第一导电类型半导体外延层中设有两个第二导电类型半导体柱且顶部分别具有第二导电类型半导体区，两个第二导电类型半导体区顶部分别与源极电位和栅极电位相连，两个第二导电类型半导体区之间为第一导电类型半导体导电通道，用于与超结器件外接的过流保护电路的电流采样端相连。本发明利用超结DMOS的过渡区实现电流采样功能，无需新增采样元胞，有效的减小了芯片面积，且采样区的制备工艺和常规超结DMOS工艺完全兼容，不增加工艺难度和工艺成本。
一种集成电流采样功能器件

[发明专利]带侧墙栅结构的深槽超结MOSFET器件及其加工工艺-CN201811012432.9在审
发明人：许剑;刘桂芝;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2018-08-31 - 公布日： 2019-01-11 - 主分类号： H01L29/78 文献下载
摘要：本发明功率器件技术领域，尤其涉及一种带侧墙栅结构的深槽超结MOSFET器件，包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、P+有源区、N+有源区、栅极氧化层、多晶硅栅极、介质层和源极金属。该器件采用侧墙栅结构，侧墙栅位于沟槽氧化层的侧立面上，沟槽氧化层位于P型柱深槽结构正上方，P型柱深槽结构位于N‑外延层内，该结构既保留了深槽超结MOSFET器件横向耗尽快、耐压高的特点，又具有侧墙栅屏蔽JFET电阻的特点，进而提高了超结MOSFET器件的功率密度，并且同时减小了多晶硅与栅氧化层的接触面积，减小Qg栅电荷，进而减小了开关损耗，提高了开关频率。
侧墙超结MOSFET 深槽结构栅结构减小深槽沟槽氧化层外延层源区多晶硅栅极栅极氧化层功率器件开关频率开关损耗器件横向源极金属栅氧化层多晶硅介质层栅电荷屏蔽侧立衬底电阻耐压保留

[发明专利]一种超结器件的制造方法-CN201610655958.3在审
发明人：任留涛;李欣;刘铁川 -专利权人：上海超致半导体科技有限公司
申请日： 2016-08-11 - 公布日： 2016-12-14 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了超结器件的制造方法。通过该方法实现超结器件的稳定生产，获得电学一致性好的超结器件。该方法包括：在衬底上提供第一外延层；将第一导电类型掺杂剂离子注入到第一外延层内，以形成第一导电类型掺杂剂本体区；在所述第一外延层上形成掩模层，以限定用于形成第二导电类型的柱形扩散区的区域；将第二导电类型掺杂剂离子注入到第一外延层，以形成第二导电类型掺杂剂本体区；去除所述掩模层；进行高温推阱，使第一导电类型掺杂本体区中第一导电类型掺杂物和第二导电类型掺杂本体区中第二导电类型掺杂物进行扩散，得到交替的第一导电类型的掺杂区和第二导电类型的柱形扩散区
一种器件制造方法