专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果175个,建议您升级VIP下载更多相关专利
  • [发明专利]石墨烯连续膜的干法转移方法-CN202110988599.4有效
  • 狄增峰;郭旺;薛忠营 - 中国科学院上海微系统与信息技术研究所
  • 2021-08-26 - 2023-04-28 - C01B32/186
  • 本发明提供一种石墨烯连续膜的干法转移方法,采用CVD工艺生长出高质量且大面积连续的石墨烯层,并使用hBN层作为中间层对石墨烯层进行O3加UV光处理,以在两者形成的异质结外围产生缺陷环,最后基于该缺陷环及结合PVA/PDMS载玻片实现对异质结下的石墨烯层的拾取,得到完整且连续的石墨烯层;另外,hBN层作为中间层在实现石墨烯层完成且连续拾取的同时,还可以用作顶栅的栅介质层或石墨烯的保护层,使其免受后续加工过程中各种有机物、聚合物及空气掺杂的影响,使其在CVD石墨烯的射频器件等领域具有潜在的应用价值。
  • 石墨连续转移方法
  • [发明专利]一种叠层SOI器件结构及制备方法-CN202211362139.1在审
  • 魏星;高远;薛忠营;常永伟;汪子寒;董晨华 - 中国科学院上海微系统与信息技术研究所
  • 2022-11-02 - 2023-02-24 - H01L29/06
  • 本发明涉及一种叠层SOI器件结构及制备方法。该器件结构自上而下依次包括:顶层硅层、隔离层A、配置层、隔离层B、衬底硅层,所述器件结构还包括顶硅层有源区、位于所述顶硅层有源区外端的浅沟槽隔离区、位于所述配置层外端的有源区、依次贯穿所述浅沟槽隔离区和隔离层A的通孔、依次贯穿所述浅沟槽隔离区、隔离层A以及配置层的深沟槽隔离区,所述顶硅层有源区包括:位于所述顶层硅层上方的栅极、栅介质层,位于所述顶层硅层横向两端的源极和漏极,位于所述配置层外端的有源区包括:位于通孔下方的第一P型区,位于漏极左侧的N型区,位于N型区左侧的第二P型区。该器件结构能够避免背栅偏压过补偿对器件其他性能的影响。
  • 一种soi器件结构制备方法
  • [发明专利]超结器件结构及其制备方法-CN201910364377.8有效
  • 徐大朋;黄肖艳;薛忠营;罗杰馨;柴展 - 上海功成半导体科技有限公司
  • 2019-04-30 - 2022-09-23 - H01L29/06
  • 本发明提供了一种超结器件结构及其制备方法,所述超结器件结构包括:第一导电类型的半导体衬底;外延叠层,形成于所述半导体衬底上;所述外延叠层包括至少两种沿所述外延叠层的厚度方向交替叠置的第一导电类型的外延层,且其中至少一种所述外延层具有与所述半导体衬底不同的晶格常数;第二导电类型的柱结构,形成于所述外延叠层中,且沿所述外延叠层的厚度方向延伸。本发明通过生长具有不同晶格常数的外延层,引入晶格缺陷,增加载流子复合几率,以优化超结功率器件的反向恢复特性;通过引入至少两种外延层交替叠置的外延叠层,得到均匀可控的缺陷分布。本发明所提供的制备方法工艺简单且成本较低,适用于大批量生产。
  • 器件结构及其制备方法
  • [发明专利]一种表征硅晶体中缺陷的方法-CN202110260251.3有效
  • 魏星;刘赟;薛忠营 - 中国科学院上海微系统与信息技术研究所;上海新昇半导体科技有限公司
  • 2021-03-10 - 2022-09-20 - G01N21/95
  • 本申请公开了一种表征硅晶体中缺陷的方法,所述方法包括:对硅晶体的表面进行蚀刻,以去除目标厚度的硅晶体;对蚀刻后的所述硅晶体的水平表面进行光散射扫描,以得到所述水平表面的光散射颗粒扫描图、缺陷的光散射等效尺寸以及缺陷体密度;根据所述水平表面的光散射颗粒扫描图、所述光散射等效尺寸和所述缺陷体密度中的至少一种确定硅晶体中存在的缺陷的类型和/或每种缺陷在水平面上存在的缺陷区间。所述方法可以减少缺陷表征周期、减少表征成本、同时表征多种缺陷(空洞,氧沉淀,位错),还可以提高表征精度,能够实现缺陷类型与缺陷区间的区分,具有高可靠性,适用所有晶体缺陷类别,操作简便,为一种环境友好型的原生缺陷检测手段。
  • 一种表征晶体缺陷方法
  • [发明专利]超结MOS器件结构及其制备方法-CN201910371948.0有效
  • 罗杰馨;薛忠营;柴展;徐大朋;黄肖艳 - 上海功成半导体科技有限公司
  • 2019-05-06 - 2022-09-16 - H01L29/423
  • 本发明提供一种超结MOS器件结构及其制备方法。超结MOS器件结构包括第一导电类型衬底;第一导电类型外延层;多个第二导电类型柱;多个第二导电类型阱区;第一导电类型源区;第二导电类型阱引出区;栅极;栅极间隔层,位于栅极内,包括间隔绝缘层及间隔金属层,间隔绝缘层位于第一导电类型柱的上表面,间隔金属层位于间隔绝缘层的上表面;源极金属层,位于第二导电类型阱引出区的表面及第一导电类型源区的表面;漏极金属层,位于第一导电类型衬底远离第一导电类型外延层的表面。本发明能有效降低超结MOS器件体内的反向恢复电荷、缩短超结器件的反向恢复时间,由此能够降低器件损耗,减小开关过程中的噪声干扰,进一步提升超结器件性能。
  • mos器件结构及其制备方法
  • [发明专利]半导体器件结构的制备方法-CN202010166908.5有效
  • 徐大朋;薛忠营;罗杰馨;柴展 - 上海新微技术研发中心有限公司
  • 2020-03-11 - 2022-09-09 - H01L21/336
  • 本发明提供一种半导体器件结构的制备方法,制备方法包括:提供第一基底,并在其中形成第一柱结构,将第一基底与第二基底键合,去除部分第一基底并在第一柱结构对应位置处形成第二柱结构,第二柱结构与第一柱结构构成联合柱结构。本发明在第一沟槽及第一柱结构的制备的同时,引入了第二基底及第二沟槽,并形成第二柱结构,得到联合柱结构,从而可以第二沟槽改变第一沟槽的形貌,从而可以得到需要形状的联合柱结构,以适应器件的需求,可以解决由于第一沟槽的形貌的限制所带来的器件结构中电荷不平衡的问题,改善了电场的重新分布,提高了器件的耐压水平,提高器件性能。
  • 半导体器件结构制备方法
  • [发明专利]一种薄膜材料集成方法-CN202210604165.4在审
  • 狄增峰;刘冠宇;田子傲;姜海涛;薛忠营;张苗 - 中国科学院上海微系统与信息技术研究所
  • 2022-05-31 - 2022-08-30 - H01L21/02
  • 本发明涉及一种薄膜材料集成方法,包括提供一基底;形成石墨烯层于所述基底的上表面;形成至少一功能材料层于所述石墨烯层的上表面;形成刚性临时基底层于所述石墨烯层的上表面,所述刚性临时基底层覆盖所述功能材料层;将由所述刚性临时基底层、所述功能材料层组成的叠层结构从所述石墨烯层表面机械剥离;将所述叠层结构转移至目标衬底,所述功能材料层与所述目标衬底的表面接触;去除所述刚性临时基底层,并使所述功能材料层留在所述目标衬底的表面。本发明通过选用刚性临时基底,有利于减小功能材料层在工艺过程中的变形,实现与目标衬底的晶圆级对准集成。
  • 一种薄膜材料集成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top