“杨国江”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果140个，建议您升级VIP下载更多相关专利

[发明专利]一种高压双向晶闸管的制造方法及结构-CN202211581559.9有效
发明人： 杨国江;于世珩;毛嘉云 -专利权人：江苏长晶科技股份有限公司
申请日： 2022-12-08 - 公布日： 2023-10-20 - 主分类号： H01L21/332 文献下载
摘要：本发明公开了一种高压双向晶闸管的制造方法及结构，所述方法包括：在一N型衬底上依次进行第一无限源注入、第一推结，在所述N型衬底内形成P+型区；进行第二无限源注入、第二推结，在所述N型衬底内形成P型主结区；进行第三注入、第三推结，在N型衬底内分别形成正向N+型区和反向N+型区，从而在所述正向N+型区和所述P型主结区之间、所述反向N+型区和所述P型主结区之间形成PN结结构；经台面刻蚀形成弧形凹面，以使所述N型衬底的未掺杂部分暴露、从而在所述弧形凹面处形成两个相反偏压的PN结结构；随后，进行后道工艺，形成钝化层及金属层覆盖上述结构，得到所述双向高压晶闸管。
一种高压双向晶闸管制造方法结构

[发明专利]一种碳化硅功率器件-CN202211067210.3有效
发明人： 杨国江;于世珩;胡佳贤 -专利权人：江苏长晶科技股份有限公司
申请日： 2022-09-01 - 公布日： 2023-10-17 - 主分类号： H01L29/40 文献下载
摘要：本发明公开了一种碳化硅功率器件，包括：衬底，衬底包括有源区和终端区；终端区包括多个场限环、绝缘介质层和多个第一场板；场限环位于衬底内；绝缘介质层位于衬底表面，且覆盖有源区的部分和终端区的部分，绝缘介质层包括间隔设置的第一部分绝缘介质层和第二部分绝缘介质层；第一场板和场限环一一对应设置，第一部分绝缘介质层位于第一场板末端；第一部分绝缘介质层的耐压能力大于第二部分绝缘介质层的耐压能力。本发明实施例提供的技术方案提高了终端结构的效率及可靠性，实现了节约芯片面积和成本的目的。
一种碳化硅功率器件

[发明专利]一种基于3D打印的凸点制作方法及芯片封装结构-CN202311146487.X在审
发明人： 杨国江;高军明 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-09-07 - 公布日： 2023-10-13 - 主分类号： H01L21/60 文献下载
摘要：本发明提供一种基于3D打印的凸点制作方法及芯片封装结构，所述方法包括：提供一晶圆，所述晶圆包括衬底、工艺层、封装层和多个焊盘；在所述晶圆的每一焊盘表面形成限位金属层，每一所述限位金属层用于限定凸点位置；在每一所述限位金属层上表面通过3D打印进行凸点制作，加热回流后得到满足预设高度的凸点。本发明根据仿真模型输入的限位尺寸和预设高度反推回流后的凸点体积，再按照该回流后的凸点体积进行3D打印制作凸点，使得得到的凸点再加热回流后满足预设高度要求，解决凸点共面性差的问题。
一种基于打印制作方法芯片封装结构

[发明专利]用于芯片测试流程的分析方法、系统、设备及存储介质-CN202310801013.8有效
发明人： 杨国江;毛嘉云 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-07-03 - 公布日： 2023-09-19 - 主分类号： G06F16/2458 文献下载
摘要：用于芯片测试流程的分析方法、系统、设备及存储介质，设有分布式的第一数据处理部APP1和第二数据处理部APP2，第一数据处理部APP1配置在测试环节，用于收集芯片制造中测试产出的原始数据，对所得原始数据进行前处理，包括文件名规整和原始数据的清洗合并，得到统一格式的电测文档，第二数据处理部APP2配置在研发环节，用于基于标准操作流程SOP，调用电测文档，选择分析参数，自动输出与分析对应的芯片数据统计图形，最后将根据统计图形得到的分析数据反馈给工艺环节。本发明将对芯片的测试分析划分为前处理和分析两部分，使用方便，能够提高数据的处理效率和准确性，减少使用人员学习成本。
用于芯片测试流程分析方法系统设备存储介质

[实用新型]一种半导体Grid部件化学清洗溢流模具-CN202320790891.X有效
发明人：薛弘宇;徐钰虹;顾仁宝;徐国俊;张牧;杨国江;李伟东;朱文健;白晓天 -专利权人：江苏凯威特斯半导体科技有限公司
申请日： 2023-04-11 - 公布日： 2023-09-01 - 主分类号： B08B3/02 文献下载
摘要：本实用新型提供了一种半导体Grid部件化学清洗溢流模具，包括上盖板、冲洗分布板和底座，所述底座的顶部利用螺栓安装有冲洗分布板；所述冲洗分布板的底部通过螺栓安装有O型圈槽；所述O型圈槽的上端通过螺栓安装有上盖板，上盖板的中间位置通过气管快速接头设置连接PFA泵，上盖板的中间位置有气管快速接头，用于连接PFA泵，两侧安装有提拉把手，所述冲洗分布板的底部通过螺栓安装有O型圈槽，通过装有HNO3溶液的PFA泵反复抽吸的方式，有效去除Grid部件表面及孔洞内的污染物。该模具易于生产且操作简单，使用后能大幅降低了Grid部件清洗的难度，可最大程度去除部件表面及孔洞内污染物，满足生产需求，适合推广使用。
一种半导体 grid 部件化学清洗溢流模具

[发明专利]一种金属封装方法及结构-CN202211194642.0有效
发明人： 杨国江;高军明;于世珩 -专利权人：江苏长晶科技股份有限公司
申请日： 2022-09-29 - 公布日： 2023-08-29 - 主分类号： H01L21/48 文献下载
摘要：本发明公开了一种金属封装方法及结构，所述方法包括：提供一芯片，在所述芯片中，设置多个接合垫；在所述芯片外围制备金属层，所述金属层覆盖所述芯片的四周表面，用于封装所述芯片；刻蚀所述金属层，形成金属层开口，以暴露出所述芯片中的每一所述接合垫；在至少一个所述接合垫上形成焊球。本发明通过芯片表层金属全封装，增强芯片的抗辐射能力。
一种金属封装方法结构

[发明专利]一种晶圆切割方法及半导体器件-CN202310810273.1在审
发明人： 杨国江;高军明 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-07-04 - 公布日： 2023-08-18 - 主分类号： H01L21/268 文献下载
摘要：本发明涉及一种晶圆切割方法及半导体器件，所述方法包括：在晶圆中的划片槽处进行具有第一宽度的激光开槽，形成第一深槽，所述第一深槽贯穿芯片上表面的外延层；在外延层表面的第一深槽处进行具有第二宽度的二次刻蚀，形成第二深槽；在第二深槽处进行具有第三宽度的激光切割，激光切割贯穿芯片的背层，得到若干单独的芯片。本发明采用三步切割法切割晶圆，通过对不同的材质和结构情况，选择不同的切割方式来实现无损切割，减少芯片的良率损失和可靠性问题。
一种切割方法半导体器件

[发明专利]一种槽栅型MOSFET模组的制造方法及其结构-CN202310314983.5在审
发明人： 杨国江;卓宁泽 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-03-28 - 公布日： 2023-07-18 - 主分类号： H01L21/8234 文献下载
摘要：本发明公开了一种槽栅型MOSFET模组的制造方法及其结构，所述方法包括：刻蚀晶圆的第一表面形成多个沟槽结构；在沟槽结构中形成栅极；在第一表面沉积第二氧化层，刻蚀第二氧化层填充后形成栅极接触及源极接触；刻蚀所述晶圆的第二表面，形成多个横纵交错的第一凹槽与第一凸台，使得每一所述沟槽结构位于每一所述第一凸台内；刻蚀支架的功能面制备多个第二凹槽与多个第二凸台；将第一凸台粘接于第二凹槽内，使得第一凹槽与第二凸台对应设置；在晶圆的第二氧化层形成漏极接触；分别在栅极接触、源极接触及漏极接触表面形成表面金属层，并在所述表面金属层之间沉积形成保护层；沿切割道切割形成所述槽栅型MOSFET模组。
一种槽栅型 mosfet 模组制造方法及其结构

[发明专利]一种采用自举技术实现低压运放应用于高压的电路-CN202310270114.7有效
发明人： 杨国江;王海波 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-03-20 - 公布日： 2023-06-27 - 主分类号： H03F1/30 文献下载
摘要：一种采用自举技术实现低压运放应用于高压的电路，自举电路中通过引入高压NJFET和PJFET、高压NMOS管、高压PMOS管、低压耗尽管、低压NMOS和低压PMOS管，结合低压耗尽管提供偏置电流，既可以实现偏置偏置电流不随电源电压波动，提升电源抑制比，同时还容易实现上下电流源的平衡，不会对运放输出造成失调的影响。因此，本发明在保证高压性能的情况下，可以显著降低静态功耗，并且提升电源抑制比，电路简单，易于实现性能和成本的最佳结合。
一种采用技术实现低压应用于高压电路

[发明专利]一种集成电路的电压基准电路-CN202310310021.2有效
发明人： 杨国江;王海波 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-03-28 - 公布日： 2023-06-27 - 主分类号： G05F1/567 文献下载
摘要：一种集成电路的电压基准电路，在运放电路中设置亚阈值区的MOS器件作为运放的输入管，并在亚阈值状态下生成正温度系数的电压，与基准电路的pnp管的负温度系数电压结合，实现零温度系数的基准电压。本发明通过在设计中使用亚阈值区的MOS管器件作为基准运放的输入管，简化了电路，首次提出利用亚阈值区的MOS管器件的正温度系数的∆VSG差值，叠加pnp管的负温度系数Veb，来实现零温度系数的基准电压，本发明简化了电路，易于实现，并且兼具亚阈值的低功耗、高增益，实现高精度的带隙基准电路。
一种集成电路电压基准电路

[发明专利]一种沟槽MOSFET器件的制造方法及其结构-CN202310311272.2有效
发明人： 杨国江;卓宁泽 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-03-28 - 公布日： 2023-06-27 - 主分类号： H01L21/28 文献下载
摘要：本发明公开了一种沟槽MOSFET器件的制造方法及其结构，所述方法包括：刻蚀承载体的功能面制备多个第一凹槽，多个第一凹槽之间形成多个第一凸台；刻蚀MOSFET晶圆的第二表面形成多个沟槽结构；在沟槽结构中进行注入与推结，以在沟槽结构内形成源极多晶硅与栅极多晶硅；刻蚀MOSFET晶圆的第一表面，形成多个横纵交错的第二凹槽，第二凹槽将MOSFET晶圆分为多个第二凸台；将第二凸台粘接于第一凹槽内，使得第一凹槽与第二凸台对应设置；并切割形成沟槽MOSFET器件。本发明通过沟槽MOSFET晶圆对应设置承载体结构，实现漏极电流从芯片五个面引出并向源极传输，提高可靠性和散热性能，降低导通电阻。
一种沟槽 mosfet 器件制造方法及其结构

[发明专利]一种碳化硅功率器件及开关元件-CN202310224791.5有效
发明人： 杨国江;胡佳贤 -专利权人：江苏长晶科技股份有限公司
申请日： 2023-03-10 - 公布日： 2023-06-23 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种碳化硅功率器件及开关元件。碳化硅功率器件至少包括一个元胞，元胞包括衬底，衬底包括相对设置的第一表面和第二表面；外延层，外延层位于衬底的第一表面，外延层包括漂移区、位于元胞两侧且在漂移区表面内的体区、位于体区表面内的源区以及围绕体区设置的结型场效应晶体管区；还包括肖特基区域，肖特基区域位于相邻元胞之间，肖特基区域包括位于外延层远离衬底一侧的肖特基金属层，肖特基金属层与漂移区形成肖特基接触；外延层还包括绝缘层，绝缘层包括第一绝缘分部，第一绝缘分部至少部分覆盖体区靠近衬底一侧的底面。通过在碳化硅功率器件中设置绝缘层，能够有效降低PN二极管两端的压降，提高肖特基二极管的电流能力。
一种碳化硅功率器件开关元件

[发明专利]一种集成电路芯片高精密表面质量控制系统-CN202310275057.1有效
发明人：薛弘宇;靳普云;顾仁宝;李伟东;朱文健;张牧;杨国江;白晓天;魏韶华;徐国俊 -专利权人：江苏凯威特斯半导体科技有限公司
申请日： 2023-03-21 - 公布日： 2023-06-09 - 主分类号： H01L21/67 文献下载
摘要：本发明公开了一种集成电路芯片高精密表面质量控制系统，包括识别模块、分配模块、多个检测模块、预测模块、提醒模块、显示模块、多个酸液槽设有酸液，多个检测模块对多个酸液槽内酸液的导电率进行检测，识别模块对待清洗产品的类型进行识别，分配模块按照类型为待清洗产品分配的酸液槽，预测模块根据导电率预估换酸时间；在预设时间段内提醒电感耦合等离子体质谱仪ICP‑MS测试酸液中的所有金属元素含量，测试结果超过清洗限度值阈值时需更换酸液；能够提高酸液的利用程度，有利于对多个酸液槽进行时间同步管理，降低检测成本，提高控制的智能化程度。
一种集成电路芯片精密表面质量控制系统

[发明专利]一种扁平无引脚元件及其封装方法-CN202310023313.8有效
发明人： 杨国江;郭智;吴涛;汪阳 -专利权人：江苏长晶浦联功率半导体有限公司
申请日： 2023-01-09 - 公布日： 2023-05-30 - 主分类号： H01L21/48 文献下载
摘要：本发明公开了一种扁平无引脚元件及其封装方法，封装方法包括：获取铜基板框架；铜基板框架包括多个元件设置区，元件设置区包括管脚设置区；对铜基板框架进行开孔，在管脚设置区远离元件设置区一侧形成第一通孔；在铜基板框架的元件设置区进行粘片和压焊；在铜基板框架的表面形成塑封层；对塑封层进行开孔，形成第二通孔；在铜基板框架的厚度方向，第一通孔与第二通孔交叠；对第二通孔的侧壁进行覆铜；在第二通孔的侧壁的铜表面进行覆锡；切割铜基板框架，得到多个扁平无引脚元件。采用上述方法，可解决侧面露铜，SMT贴片不牢固的问题，同时，还可增加扁平无引脚元件与PCB板的焊接牢度，增加SMT贴片的可靠性和牢固度。
一种扁平引脚元件及其封装方法

[发明专利]一种堆叠封装结构及其制造方法-CN202310430691.8在审
发明人： 杨国江;郭智;吴涛;汪阳 -专利权人：江苏长晶浦联功率半导体有限公司
申请日： 2023-04-21 - 公布日： 2023-05-23 - 主分类号： H01L23/16 文献下载
摘要：本发明实施例公开了一种堆叠封装结构及其制造方法，一种堆叠封装结构包括：框架；多层芯片，叠层设置于所述框架一侧；多个所述芯片包括第i层芯片和第j层芯片，所述第j层芯片位于所述第i层芯片远离所述框架的一侧；沿多层所述芯片的堆叠方向，所述第j层芯片包括与所述第i层芯片交叠的交叠分部以及与所述第i层芯片不交叠的悬空分部；其中i、j均为正整数且i≠j；支撑结构，位于所述第j层芯片靠近所述框架的一侧，且与所述第j层芯片的所述悬空分部接触，用于支撑所述第j层芯片的所述悬空分部。本发明实施例提供的技术方案，通过在芯片悬空分部设置支撑结构，且支撑结构与芯片悬空分部接触，能够支撑芯片，防止芯片出现破损。
一种堆叠封装结构及其制造方法

1
2
3
4
5
6
7
8
9
10
下一页»
尾页
共 140 条