“源区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1184043个，建议您升级VIP下载更多相关专利

[发明专利]隧穿场效应晶体管-CN201310403969.9有效
发明人：楼海君;林信南;李丹;何进 -专利权人：北京大学深圳研究生院
申请日： 2013-09-06 - 公布日： 2013-12-25 - 主分类号： H01L29/739 文献下载
摘要：本申请公开了一种隧穿场效应晶体管，包括栅电极层、栅介质层、源区、连通区和漏区，其中源区包括第一源区和第二源区，第二源区包括内层源区和外层源区，连通区包括扩展区和高阻区，内层源区和外层源区的材料掺杂类型相反，内层源区材料的禁带宽度小于外层源区材料的禁带宽度；外层源区覆盖内层源区所形成的接触面为曲面。本申请的有益效果是：通过将隧穿场效应晶体管的外层源区与内层源区的接触面形成曲面结构，增大了外层源区与内层源区的接触面积，增加了载流子通过接触面隧穿的几率，因此增大了开态电流，具有良好的电流驱动能力。
场效应晶体管

[发明专利]具有包围型源区的沟槽型功率半导体器件及其制备方法-CN202111463420.X在审
发明人：张子敏;王宇澄;虞国新;吴飞;钟军满 -专利权人：无锡先瞳半导体科技有限公司
申请日： 2021-12-02 - 公布日： 2022-03-11 - 主分类号： H01L29/06 文献下载
摘要：本申请是关于一种具有包围型源区的沟槽型功率半导体器件，包括：衬底区、漂移区、基体区、源区、屏蔽栅、控制栅、绝缘层、源极、漏极和金属栅极；漂移区与衬底区相接，以衬底区指向漂移区的方向为上方，基体区和源区依次设置在漂移区上方；控制栅和屏蔽栅由上至下依次设置在漂移区的侧方，并通过绝缘层分别与漂移区、基体区和源区相接；源区包括P型源区和N型源区；P型源区设置在基体区上方，N型源区设置在P型源区侧面与绝缘层的相接处，N型源区的一侧与绝缘层相接，使得N型源区被P型源区半包围；源极设置在源区上方；漏极设置在衬底区下方；金属栅极设在控制栅上方。
具有包围型源区沟槽功率半导体器件及其制备方法

[发明专利]高电压半导体元件-CN201010623359.6有效
发明人：黄学义;黄胤富;连士进 -专利权人：旺宏电子股份有限公司
申请日： 2010-12-31 - 公布日： 2012-07-11 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种高电压半导体元件，用于高电压应用，包括一掺杂源基极区、一N+源极区、一P+源极区和一栅极结构。此掺杂源基极区为P型。此N+源极区向下延伸入此掺杂源基极区。此P+源极区邻近此N+源极区并向下延伸入此掺杂源基极区，且相较于此掺杂源基极区是具有较重掺杂。此栅极结构耦接至此N+源极区且邻近此P+源极区。
电压半导体元件

[发明专利]具有三角型排列源区的屏蔽栅沟槽型晶体管及其制备方法-CN202111642816.0在审
发明人：张子敏;王宇澄;黄海猛;虞国新 -专利权人：无锡先瞳半导体科技有限公司;电子科技大学广东电子信息工程研究院
申请日： 2021-12-29 - 公布日： 2022-04-12 - 主分类号： H01L29/78 文献下载
摘要：本申请是关于一种具有三角型排列源区的屏蔽栅沟槽型晶体管，包括：衬底区、漂移区、基体区、源区、屏蔽栅、控制栅、绝缘层、源极、漏极以及金属栅极；漂移区、基体区和源区依次设置在衬底区顶部，漏极位于衬底区底部；控制栅和屏蔽栅由上至下依次设置在漂移区的侧方，并通过绝缘层分别与漂移区、基体区和源区相接；源区包括P型源区和N型源区；P型源区为横截面呈三角形的三角型源区，三角型源区的顶角与绝缘层相接；N型源区包括第一N型源区和第二N型源区；第一N型源区和第二N型源区分设在顶角的两边，并分别与绝缘层相接。
具有三角排列屏蔽沟槽晶体管及其制备方法

[发明专利]快闪存储器及快闪存储器的形成方法-CN202011157488.0有效
发明人：于涛 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2020-10-26 - 公布日： 2023-08-08 - 主分类号： H10B41/30 文献下载
摘要：一种快闪存储器及形成方法，快闪存储器包括：衬底，所述衬底包括源线浮栅区和若干个字线位线区，所述源线浮栅区位于相邻的字线位线区之间，且所述源线浮栅区与字线位线区邻接；位于源线浮栅区内的第一源掺杂区；位于第一源掺杂区内和源线浮栅区内的第二源掺杂区，所述第二源掺杂区的离子浓度大于所述第一源掺杂区的离子浓度，且所述第二源掺杂区的深度大于所述第一源掺杂区的深度；位于源线浮栅区上的浮栅结构，所述浮栅结构位于部分第一源掺杂区上；位于源线浮栅区上的擦除栅结构，所述擦除栅结构位于第二源掺杂区上。
闪存形成方法

[发明专利]绝缘栅双极晶体管的源区结构-CN201310724340.4在审
发明人：戚丽娜;张景超;刘利峰;赵善麒;王晓宝 -专利权人：江苏宏微科技股份有限公司
申请日： 2013-12-25 - 公布日： 2015-07-01 - 主分类号： H01L29/737 文献下载
摘要：本发明涉及一种绝缘栅双极晶体管的源区结构，在绝缘栅双极晶体管正面的源区沿垂直于导电沟道方向的区域包括间隔设置两个以上的源区注入区和相邻两源区注入区之间的源区不注入区，各源区注入区包括接触孔引出区和源区电阻区，电流经源区注入区时，经源区电阻区后再通过接触孔引出区流出。
绝缘双极晶体管结构

[发明专利]槽型源极的屏蔽栅沟槽型场效应晶体管及其制备方法-CN202111463405.5在审
发明人：张子敏;王宇澄;虞国新;吴飞;钟军满 -专利权人：无锡先瞳半导体科技有限公司
申请日： 2021-12-02 - 公布日： 2022-03-11 - 主分类号： H01L29/06 文献下载
摘要：本申请是关于一种槽型源极的屏蔽栅沟槽型场效应晶体管，包括：衬底区、漂移区、基体区、N型源区、屏蔽栅、控制栅、绝缘层、槽型源极、漏极以及金属栅极；漂移区与衬底区相接，基体区和N型源区依次设置在漂移区上方；控制栅和屏蔽栅由上至下依次设置在漂移区的侧方，并通过绝缘层分别与漂移区、基体区和N型源区相接；槽型源极包括水平源极部和竖直源极部，竖直源极部相接在水平源极部的一端，形成纵截面呈L型的源极；水平源极部设置在N型源区上方，竖直源极部与N型源区和基体区的侧面均相接，使得N型源区的拐角与槽型源极的拐角相贴合；漏极设置在衬底区下方；金属栅极设在控制栅上方。
槽型源极屏蔽沟槽场效应晶体管及其制备方法

[发明专利]屏蔽栅沟槽型场效应晶体管、晶体管模块及其制备方法-CN202111679643.X在审
发明人：张子敏;王宇澄;虞国新;吴飞;钟军满 -专利权人：无锡先瞳半导体科技有限公司
申请日： 2021-12-31 - 公布日： 2022-04-12 - 主分类号： H01L29/78 文献下载
摘要：本申请是关于一种屏蔽栅沟槽型场效应晶体管，包括：衬底区、漂移区、基体区、源区、沟槽区、漏极以及源极；所述源区由第一N型源区、第二N型源区和P型源区组成；所述P型源区设置于所述源区远离所述沟槽区的一角，在所述P型源区相邻的两个侧面，分别设置并连接所述第一N型源区和所述第二N型源区；所述第一N型源区和所述第二N型源区的侧面所包围的区域设置所述沟槽区。基体区内的沟道沿着所述沟槽区与所述源区的连接的侧面形成，增加了沟道面积，从而降低了器件的沟道电阻。沟道面积的提高可降低所述N型源区下方的空穴电流密度，降低寄生三极管发射结的压降，抑制寄生三极管的开启，提高晶体管的耐雪崩能力。
屏蔽沟槽场效应晶体管模块及其制备方法

[发明专利]冷源肖特基晶体管及其制备工艺-CN202111673717.9在审
发明人：刘飞;谢晓鑫;刘晓彦;康晋锋 -专利权人：北京大学
申请日： 2021-12-31 - 公布日： 2022-05-17 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种冷源肖特基晶体管及其制备工艺，包括衬底、源区、源区、沟道区、源极、漏极和栅极；源区设在衬底上，源区包括第一源区和与第一源区相连接的金属区，第一源区为重掺杂区；漏区设在衬底上，漏区为重掺杂区，漏区与第一源区的掺杂类型相反；沟道区设在衬底上，沟道区位于金属区和漏区之间，沟道区的上侧和/或下侧设置有栅极介质；源极设在源区上；漏极设在漏区上；栅极设在栅极介质上。在有一定的源漏偏压的情况下，在增大栅压的过程中，沟道区和金属区之间的肖特基势垒被压低，使肖特基势垒变薄，直至低能区的肖特基势垒足够薄时，隧穿电流会迅速增加，源区的低能区的电子隧穿肖特基势垒，从而能够实现亚阈值摆幅低于
冷源肖特基晶体管及其制备工艺

[实用新型]新型绝缘栅双极晶体管的源区结构-CN201320860117.8有效
发明人：戚丽娜;张景超;刘利峰;赵善麒;王晓宝 -专利权人：江苏宏微科技股份有限公司
申请日： 2013-12-25 - 公布日： 2014-06-04 - 主分类号： H01L29/737 文献下载
摘要：本实用新型涉及一种新型绝缘栅双极晶体管的源区结构，在绝缘栅双极晶体管正面的源区沿垂直于导电沟道方向的区域包括间隔设置两个以上的源区注入区和相邻两源区注入区之间的源区不注入区，各源区注入区包括接触孔引出区和源区电阻区，电流经源区注入区时，经源区电阻区后再通过接触孔引出区流出。
新型绝缘双极晶体管结构

[发明专利]阶梯型基体区的屏蔽栅沟槽型场效应晶体管及其制备方法-CN202111510748.2在审
发明人：张子敏;王宇澄;黄海猛;虞国新 -专利权人：无锡先瞳半导体科技有限公司;电子科技大学广东电子信息工程研究院
申请日： 2021-12-10 - 公布日： 2022-04-05 - 主分类号： H01L29/06 文献下载
摘要：本申请是关于一种阶梯型基体区的屏蔽栅沟槽型场效应晶体管，包括：衬底区、漂移区、基体区、源区、屏蔽栅、控制栅、绝缘层、源极、漏极以及金属栅极；漂移区与衬底区相接，基体区和源区依次设置在漂移区上方；控制栅和屏蔽栅依次设置在漂移区的侧方，并通过绝缘层分别与漂移区、基体区和源区相接；源区包括相互平行设置的P型源区和N型源区；P型源区和N型源区的排列方向垂直于控制栅的长度方向；基体区的底面呈阶梯型，且基体区靠近控制栅一侧的基体区底面高度高于另一侧的基体区底面高度；源极设置在源区上方；漏极设置在衬底区下方；金属栅极设在控制栅上方。
阶梯基体屏蔽沟槽场效应晶体管及其制备方法

[发明专利]半导体结构-CN201710660042.1在审
发明人：陈永翔;杨怡箴 -专利权人：旺宏电子股份有限公司
申请日： 2017-08-04 - 公布日： 2019-02-26 - 主分类号： H01L29/78 文献下载
摘要：一种半导体结构，包括一基板、一第一源极/漏极区、一第二源极/漏极区、一通道掺杂区、和一栅极结构。第一源极/漏极区设置于基板中。第一源极/漏极区包括一第一区和一第二区，第二区位于第一区下。第二源极/漏极区设置于基板中。第二源极/漏极区与第一源极/漏极区相对设置。通道掺杂区设置于基板中，位于第一源极/漏极区与第二源极/漏极区之间。栅极结构设置于通道掺杂之上。在平行于基板之上表面的一投影面中，第一源极/漏极区的第二区与栅极结构分离。第一源极/漏极区、第二源极/漏极区、和通道掺杂区具有相同导电类型。
源极/漏极区基板通道掺杂栅极结构半导体结构第一区导电类型相对设置投影面平行

[发明专利]屏蔽栅沟槽型场效应晶体管及其制备方法-CN202111449785.7在审
发明人：张子敏;王宇澄;虞国新;吴飞;钟军满 -专利权人：无锡先瞳半导体科技有限公司
申请日： 2021-11-30 - 公布日： 2022-03-04 - 主分类号： H01L29/06 文献下载
摘要：本申请是关于一种屏蔽栅沟槽型场效应晶体管，包括：衬底区、漂移区、基体区、源区、沟槽区、漏极以及源极；所述漂移区与所述衬底区相接，以所述衬底区指向所述漂移区的方向为上方，所述基体区和所述源区依次设置在所述漂移区的上方；所述沟槽区设置在所述基体区侧方，并分别与所述漂移区、所述基体区和所述源区相接；所述沟槽区包括屏蔽栅、控制栅、绝缘层和金属栅极；所述源区由P型源区和N型源区组成，所述P型源区和所述N型源区并列设置，且分别相接于所述沟槽区；所述屏蔽栅与所述漂移区相接。当发生雪崩击穿时，空穴电流能够沿着沟槽区的侧边直接注入P型源区，空穴电流移动的路径变短，抑制了寄生三极管的开启，提高了雪崩耐量。
屏蔽沟槽场效应晶体管及其制备方法

[发明专利]SiGe源/漏区制造方法-CN201210183117.9有效
发明人：刘佳磊 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2012-06-05 - 公布日： 2013-12-18 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种SiGe源/漏区制造方法，通过在刻蚀源/漏区凹槽之前对器件密集区的源/漏区进行掺杂离子注入，使得在刻蚀形成源/漏区凹槽过程中，所述器件密集区的刻蚀速率小于器件稀疏区，从而使得形成的所述器件密集区的源/漏区凹槽比器件稀疏区的浅，进而在SiGe填充源/漏区凹槽时，能够避免器件密集区的源/漏区凹槽填充SiGe出现凹陷，使得器件密集区与器件稀疏区的SiGe源/漏区的厚度保持一致，避免出现负载效应。
sige 制造方法

[发明专利]VDMOS器件的制作方法-CN201610136946.X有效
发明人：赵圣哲 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2016-03-10 - 公布日： 2020-08-07 - 主分类号： H01L29/08 文献下载
摘要：本发明提供了一种VDMOS器件的制作方法，包括：依次制作器件的JFET区、环区和体区；在器件表面，通过涂覆光刻胶以定义源区位置，并进行第一次源区离子注入和驱入，形成两个第一源区，两个第一源区位于同一个体区内；去除光刻胶，并进行第二次源区离子注入和驱入，形成第二源区，第二源区的深度小于个第一源区的深度，第二源区的宽度大于两个第一源区的间隔宽度。通过上述两次源区离子注入工艺，在体区内形成了结构上连续的源区，即在两边的两个源区之间的区域以及这两个源区中靠近器件上表面的区域，还生成了一个浅层的源区，从而不存在接触孔对偏的问题，在保证源区电阻的同时，器件的导通电阻、源漏电容等性能也可以得到保证。
vdmos 器件制作方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条