“超结层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2737014个，建议您升级VIP下载更多相关专利

[发明专利]一种具有低阻N型电子通道的超结SOI-LDMOS器件-CN202010657905.1在审
发明人：陈伟中;黄元熙;黄垚;李顺;黄义;张红升 -专利权人：重庆邮电大学
申请日： 2020-07-09 - 公布日： 2020-10-09 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种具有低阻N型电子通道的超结SOI‑LDMOS器件，属于半导体技术领域。该器件包括源极接触区、栅源隔离氧化层、栅氧化层、栅极接触区、场氧化层、漏极接触区、源极P+区、源极、漏极、P‑body、N型漂移区、埋氧层、衬底、低阻N型电子通道和超结区；低阻N型电子通道左边紧邻P‑body右侧上部，右边靠近漏极的左侧，上方从左至右依次靠近栅氧化层下方的右侧部分和场氧化层的下方，下方与超结区接壤；超结区左侧紧邻P‑body右侧下部，右侧紧邻N型漂移区，下方紧邻埋氧层。
一种具有电子通道 soi ldmos 器件

[发明专利]沟槽栅超结器件及其制造方法-CN201810695756.0有效
发明人：李昊 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-06-29 - 公布日： 2021-04-06 - 主分类号： H01L29/40 文献下载
摘要：本发明公开了一种沟槽栅超结器件，包括：场氧化层形成于有源区外的超结的顶部并隔离出有源区，沟槽栅的栅极沟槽形成于有源区中的超结的N型薄层表面，栅极沟槽还延伸到有源区边界外，栅极沟槽在所述场氧化层之前形成，栅介质层和多晶硅栅在场氧化层刻蚀之后形成，在栅极沟槽终端侧面内侧的栅极沟槽中形成有场氧化层；各多晶硅栅还延伸到对应的场氧化层的表面并组成各多晶硅栅的多晶硅延伸段；在栅极沟槽终端侧面处，多晶硅延伸段具有爬坡结构并通过位于栅极沟槽终端侧面内侧的场氧化层和栅极沟槽终端侧面隔离本发明还公开了一种沟槽栅超结器件的制造方法。本发明能提高器件的可靠性。
沟槽栅超结器件及其制造方法

[发明专利]一种超结半导体器件及其制造方法-CN202211112816.4有效
发明人：杨国江;于世珩 -专利权人：江苏长晶科技股份有限公司
申请日： 2022-09-14 - 公布日： 2022-11-15 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种超结半导体器件，在所述超结半导体器件的截面上，所述超结半导体器件包括：N型外延层，所述N型外延层上形成有至少一个沟槽，在所述沟槽中填充有P型柱，所述P型柱和由所述沟槽之外的所述N型外延层构成的N型柱交替排列构成所述超结半导体器件；所述沟槽至少包含自下而上依次相接的第一次沟槽、第二次沟槽和第三次沟槽，其中，所述第三次沟槽为跑道形，且所述第一次沟槽、所述第二次沟槽和所述第三次沟槽的宽度依次递增。本发明还公开了一种超结半导体器件的制造方法。本发明能透过形成超结结构的阶梯状深沟槽，其可兼容于现行深沟槽超结结构制程中，达到相同击穿电压下，降低特征电阻之功效。
一种半导体器件及其制造方法

[发明专利]沟槽栅超结器件及其制造方法-CN201810696314.8有效
发明人：李昊 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2018-06-29 - 公布日： 2021-06-08 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种沟槽栅超结器件，包括：超结沟槽，由硬质掩膜层光刻刻蚀形成的第一开口定义；在超结沟槽和顶部的第一开口中填充有P型外延层并组成P型薄层；硬质掩膜层被去除且形成P型薄层的P型突出结构并由P型突出结构之间区域自对准形成顶部沟槽；在顶部沟槽的侧面和底部表面形成有第二N型外延层并自对准围成沟槽栅的栅极沟槽；栅极沟槽中形成由栅介质层和多晶硅栅。由P型薄层之间的第一和二N型外延层叠加形成N型薄层，超结由N型薄层和P型薄层交替排列形成。本发明还公开一种沟槽栅超结器件的制造方法。
沟槽栅超结器件及其制造方法

[发明专利]低压超结MOSFET栅源氧化层结构及制造方法-CN201710153059.8在审
发明人：杨乐;刘挺;岳玲 -专利权人：西安龙腾新能源科技发展有限公司
申请日： 2017-03-15 - 公布日： 2017-07-04 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及低压超结MOSFET栅源氧化层结构及制造方法，通过两次氮化硅工艺对栅极源极间氧化层厚度进行调整，避免栅源间根部氧化层不均匀，造成器件失效或参数异常。本发明通过深槽填充多晶硅，两个深槽互相电荷平衡完成超结功能，再在深槽上方采用湿法腐蚀的方式形成浅槽，在浅槽中制作低压超结MOSFET，共同构成低压超结器件，可以用传统的半导体制造工艺实现，在工艺难度不增加的情况下改善第一多晶硅与栅极多晶硅之间氧化层质量
低压 mosfet 氧化结构制造方法

[实用新型]带沟槽栅结构的深槽超结MOSFET器件-CN201821424487.6有效
发明人：许剑;刘桂芝;夏虎 -专利权人：无锡麟力科技有限公司
申请日： 2018-08-31 - 公布日： 2019-05-31 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及功率器件技术领域，尤其涉及一种带沟槽栅结构的深槽超结MOSFET器件，其结构包括N+型衬底、N‑型外延层、P型柱深槽结构、P型体区、P+有源区、N+有源区、栅极氧化层、多晶硅栅极、介质层、源极金属；本实用新型所述的带沟槽栅结构的深槽超结MOSFET器件采用沟槽栅结构，且沟槽栅位于P型柱深槽结构正上方，P型柱深槽结构位于N‑外延层内，该结构既保留了深槽超结MOSFET器件横向耗尽快，耐压高的特点，同时又具有沟槽栅屏蔽JFET电阻的特点，从而提高了超结MOSFET器件的功率密度。
超结MOSFET 沟槽栅结构深槽深槽结构本实用新型沟槽栅外延层源区多晶硅栅极栅极氧化层功率器件器件横向源极金属介质层衬底电阻耐压屏蔽保留

[发明专利]一种碳化硅槽栅功率MOSFET器件及制备方法-CN202210358599.0在审
发明人：王颖;沈培;包梦恬;曹菲 -专利权人：杭州电子科技大学
申请日： 2022-04-06 - 公布日： 2022-07-12 - 主分类号： H01L29/06 文献下载
摘要：本发明使用n型柱包裹侧壁p型柱构成一种侧壁超结电场调制区来改善SiC功率槽栅MOSFET电学性能。本发明侧壁超结电场调制区使得沟槽底部周围电场均匀，从而起到了进一步缓解沟槽底部拐角处高场强，保护了栅氧化层。通过改变n型柱与栅极之间的距离，选取一组最优距离使得击穿电压与比导通电阻之间很好地折中。并且由n型柱包裹层与侧壁p型柱构成的侧壁超结电场调制区具有的p‑n结的面积较SiC全超结槽栅MOSFET结构小，从而导致新结构的栅‑漏电荷Qgd比传统SiC全超结槽栅
一种碳化硅功率 mosfet 器件制备方法

[发明专利]一种具有超结结构的半导体器件及其制作方法-CN201810150564.1有效
发明人：王振海 -专利权人：汇佳网（天津）科技有限公司
申请日： 2018-02-13 - 公布日： 2021-01-15 - 主分类号： H01L29/786 文献下载
摘要：本发明提供了一种具有超结结构的半导体器件及其制作方法，涉及半导体芯片技术领域，包括：N型衬底、N+区、P‑体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。PN交替超结区由P+层与N+层横向间隔交替排列，N+区的中央区内部横向设置有由超结P型柱组成的超结P型柱阵列组。该技术方案缓解了现有技术存在的导通电阻大、饱和电流低的技术问题，有效保证了半导体器件的耐压性能，提高了半导体器件的饱和电流，减小了器件的导通电阻，充分发挥了超结结构的优势，有效利用器件面积，降低了器件的生产成本
一种具有结构半导体器件及其制作方法

[发明专利]一种超顺滑多机制抗污染抗结垢分离膜及其制备方法和应用-CN202310505593.6在审
发明人：赵姗姗;刘桂梅;孟凡刚;劳晓敏;张文天;韩木侨 -专利权人：中山大学
申请日： 2023-05-06 - 公布日： 2023-09-05 - 主分类号： B01D71/82 文献下载
摘要：本发明公开了一种超顺滑多机制抗污染抗结垢分离膜的制备方法。所述方法为将表面含有羧基的基膜活化后，与胺类化合物混合，所述胺类化合物接枝交联在所述基膜上形成荷正电水化层；随后所述荷正电水化层与聚二甲基硅氧烷共价连接形成超顺滑层，制备获得所述超顺滑多机制抗污染抗结垢分离膜所述方法在分离膜表面依次构建荷正电水化层以及超顺层，在保证分离膜具有高通量，高截留的优点的同时，极大地提高了分离膜的抗有机污染和抗无机盐结垢的能力。
一种超顺滑多机制污染结垢分离及其制备方法应用

[发明专利]一种超结功率器件耐压层的制作方法-CN201710636263.5有效
发明人：张金平;顾亦舒;殷鹏飞;刘竞秀;李泽宏;任敏;张波 -专利权人：电子科技大学
申请日： 2017-07-31 - 公布日： 2019-11-29 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种超结功率器件耐压层的制作方法，属于功率半导体技术领域。本发明通过多次光刻、刻蚀沟槽和外延填充分批次制作半导体柱以及通过多次半导体材料外延并在每一外延层进行上述分批次制作半导体柱，保证了在每一次光刻、沟槽刻蚀、外延填充时都能够保证刻蚀或者填充的沟槽之间具有大的间隔本发明能够实现高性能的高压超结功率器件的制备，并广泛用于超结二极管、超结MOSFET、超结IGBT等超结器件的制作。
超结填充制作半导体柱功率器件沟槽刻蚀刻蚀半导体材料外延功率半导体技术半导体基片超结MOSFET 二极管超结器件负载效应沟槽填充基片翘曲刻蚀沟槽刻蚀气体一次光刻耐压层外延层光刻制备变形保证消耗

[发明专利]一种集成SBR的低损耗高压超结器件及其制备方法-CN202110589057.X有效
发明人：许超;何军;胡兴正;薛璐;刘海波 -专利权人：滁州华瑞微电子科技有限公司
申请日： 2021-05-28 - 公布日： 2023-04-11 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及超结器件领域，公开了一种集成SBR的低损耗高压超结器件及其制备方法，其技术方案要点是在超结MOS器件上集成有SBR二极管，超结MOS器件包括N型外延层、N型衬底片，N型衬底片的外侧设置有蒸发层；N型外延层的表面有第一氧化层，N型外延层的外侧内部设置有深沟槽，深沟槽内填设有P型掺杂部，N型外延层在对应于MOS有源区的位置形成P型体区部；在P型体区部外侧设置有栅氧化层，栅氧化层的外侧有多晶层，在P型体区部的外侧边沿和栅氧化层边沿两侧下方之间设置有源极结构层，多晶层和源极结构层的外侧沉积设置有介质层；介质层进行开孔，开孔的孔底溅射设置势垒金属并形成势垒层，在开孔位置和介质层的外侧设置有金属层。
一种集成 sbr 损耗高压器件及其制备方法

[发明专利]具有超突变结的结型场效应管-CN200880015898.2有效
发明人： E·E·叶舒恩;J·B·约翰逊;R·A·费尔普斯;R·M·拉塞尔;M·L·齐拉克 -专利权人：国际商业机器公司
申请日： 2008-06-25 - 公布日： 2010-03-24 - 主分类号： H01L29/80 文献下载
摘要：一种结型场效应管(JFET)(图4)具有超突变结层(54)，其作为结型场效应管的沟道。超突变结层(54)通过两种相反类型的掺杂剂分布(50，52)来形成，使得一种掺杂剂浓度分布在另一掺杂剂分布的尾端具有峰值浓度深度。这与常规结型场效应管形成对照，常规JFET中主体具有与栅极掺杂相反导电类型的掺杂剂。通过形成在主体与衬底之间，或形成在主体下的掩埋导体层与衬底之间的另一反偏结(图8，16与110)，主体(16)可与衬底电解耦(图4，10与30)。形成薄超突变结层(54)的能力容许在绝缘体上半导体衬底中形成结型场效应管(图11，210，230)。
具有突变场效应

[发明专利]集成亚微米超结的横向功率半导体器件及其制造方法-CN202110956767.1在审
发明人：章文通;吴旸;唐宁;乔明;李肇基;张波 -专利权人：电子科技大学
申请日： 2021-08-19 - 公布日： 2021-12-21 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种集成亚微米超结的横向功率半导体器件及其制造方法，包括第一导电类型埋层和第二导电类型埋层使用高能注入形成体内微米级超结，表面亚微米超结在埋层注入后使用较低能量的高能注入透过场氧化层形成，亚微米超结位于第二导电类型埋层上方体内埋层超结主要起改善体内电场的作用，提高器件的耐压。亚微米超结的引入主要起提供表面低阻通路的作用，超结的条宽越窄，掺杂浓度越高，比导通电阻越低，在亚微米的条件下超结的浓度可以达到1e17量级，大幅提高超结第一导电类型条的掺杂浓度
集成微米横向功率半导体器件及其制造方法

[发明专利]一种形成超浅结的方法-CN202110168061.9在审
发明人：杨健 -专利权人：长鑫存储技术有限公司
申请日： 2021-02-07 - 公布日： 2021-06-18 - 主分类号： H01L21/336 文献下载
摘要：本发明实施例涉及一种形成超浅结的方法，包括如下步骤：提供半导体衬底，在半导体衬底上形成外延层，提供掺杂物，向外延层和部分半导体衬底中注入掺杂物，去除外延层，以在半导体衬底中形成超浅结。本发明实施例的形成超浅结的方法能够实现高能量和高剂量注入而获得低能量和低剂量的注入效果，解决了相关技术中存在的获得低能量和低剂量的注入效果比较困难的问题。
一种形成超浅结方法

[发明专利]一种超结二极管及其制造方法-CN201510175939.6在审
发明人：李理;马万里;赵圣哲;姜春亮 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2015-04-14 - 公布日： 2016-11-23 - 主分类号： H01L21/329 文献下载
摘要：本发明公开了一种超结二极管的制造方法，包括：在硅衬底层表面形成至少包括一个交替设置的P型柱和N型柱的超结结构层，在超结结构层表面形成绝缘层；在P型柱上形成欧姆接触窗口并填充第一金属层材料，形成欧姆接触；在N型柱上形成肖特基接触窗口并填充第二金属层材料，形成肖特基接触；第一金属层与第二金属层间设置有刻蚀后的所述绝缘层。本发明通过超结结构，在P型柱上形成欧姆接触，在N型柱上形成肖特基接触，降低了器件的正向阻抗和反向漏电流，同时提高了器件的耐压性。本发明还公开了一种超结二极管，所述超结二极管改善了肖特基二极管的性能。
一种二极管及其制造方法