“源漏掺杂区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1398423个，建议您升级VIP下载更多相关专利

[发明专利]场效应晶体管的制造方法-CN201510032619.5有效
发明人：陈淑娴;肖魁 -专利权人：无锡华润上华半导体有限公司
申请日： 2015-01-22 - 公布日： 2016-08-17 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种场效应晶体管的制造方法，先形成侧墙，然后进行源/漏(S/D)注入工艺形成重掺杂的漏极区和源极区，接着再进行轻掺杂漏注入工艺形成轻掺杂漏极注入区和源极注入区，相对于传统的做法改变了工艺次序，因而形成重掺杂的漏极区和源极区、形成轻掺杂漏极注入区和源极注入区这两个步骤可以共用一个光刻胶。
场效应晶体管制造方法

[发明专利]横向双扩散场效应晶体管、制作方法、芯片及电路-CN202211436896.9有效
发明人：陈燕宁;余山;付振;刘芳;王凯;吴波;邓永峰;郁文;邵亚利;沈美根;张东 -专利权人：北京智芯微电子科技有限公司;北京芯可鉴科技有限公司
申请日： 2022-11-16 - 公布日： 2023-06-27 - 主分类号： H01L29/78 文献下载
摘要：晶体管包括：SOI衬底，SOI衬底的上层硅为凸字型结构，包括第一凸台和第二凸台；第一凸台被划分为体区和漂移区；氧化场板形成于漂移区上；源区第一导电类型掺杂区形成于靠近体区的第二凸台上；源区第二导电类型掺杂区形成于源区第一导电类型掺杂区上；源极形成于源区第二导电类型掺杂区上；漏区第一导电类型掺杂区形成于靠近漂移区的第二凸台上；漏区第二导电类型掺杂区形成于漏区第一导电类型掺杂区上；漏极形成于漏区第二导电类型掺杂区上。
横向扩散场效应晶体管制作方法芯片电路

[发明专利]单层多晶硅非易失性存储器元件-CN201710078633.8有效
发明人：陈冠勋;罗明山;苏婷婷 -专利权人：力旺电子股份有限公司
申请日： 2017-02-14 - 公布日： 2021-04-20 - 主分类号： H01L27/115 文献下载
摘要：选择晶体管包含一选择栅极、一选择栅极氧化层、一源极掺杂区、一第一轻掺杂漏极区，接合源极掺杂区、一共享掺杂区，以及一第二轻掺杂漏极区，接合共享掺杂区。浮置栅极晶体管包含一浮置栅极、一浮置栅极氧化层、共享掺杂区、一第三轻掺杂漏极区，接合共享掺杂区，以及一漏极掺杂区，与共享掺杂区间隔开。一漏极侧延伸修正区，位于浮置栅极晶体管的一间隙壁下方，且接近漏极掺杂区。
单层多晶非易失性存储器元件

[发明专利]调整栅极功函数的方法与具有金属栅极的晶体管-CN201110390811.3有效
发明人：吴铁将;陈逸男;刘献文 -专利权人：南亚科技股份有限公司
申请日： 2011-11-25 - 公布日： 2012-10-17 - 主分类号： H01L21/265 文献下载
摘要：本发明公开了一种调整栅极功函数的方法，其步骤包含提供一基底，一金属栅极设在基底上，一源极掺杂区和一漏极掺杂区分别设在金属栅极相对两侧的基底中，其中所述金属栅极分为一靠所述源极掺杂区的源极侧以及一靠所述漏极掺杂区的漏极侧，然后，形成一掩模层覆盖所述源极掺杂区和所述漏极掺杂区，接着，进行一植入工序将氮植入金属栅极，使得所述源极侧具有第一氮浓度且所述漏极侧具有第二氮浓度，第一氮浓度高于第二氮浓度，最后移除所述掩模层。
调整栅极函数方法具有金属晶体管

[发明专利]半导体装置-CN201810403205.2在审
发明人：申洪湜;金泰坤;雄一朗·佐佐木 -专利权人：三星电子株式会社
申请日： 2018-04-28 - 公布日： 2019-03-01 - 主分类号： H01L29/41 文献下载
摘要：本发明提供一种半导体装置，包括：衬底，包括定义有源区的场区；源区/漏区，位于有源区中；沟道区，位于源区/漏区之间；轻掺杂漏(LDD)区，位于源区/漏区中的一个与沟道区之间；以及栅极结构，位于沟道区上。有源区的上部部分可包括外延生长层，所述外延生长层的晶格常数大于硅(Si)的晶格常数，且源区/漏区以及LDD区可掺杂有镓(Ga)。
源区漏区沟道区半导体装置外延生长层晶格常数大于硅晶格常数轻掺杂漏栅极结构场区衬底掺杂

[发明专利]一种PMOS晶体管的制备方法-CN201310050746.9有效
发明人：赵猛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-02-08 - 公布日： 2017-10-20 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种PMOS晶体管的制备方法，本发明在形成应力填充层之后及对其进行源漏注入之前，增加对栅区域下方邻接源、漏区的区域进行B离子注入，形成轻掺杂源漏延伸区，进一步，对该区域进行C离子注入，将离子注入B掺杂杂质固定于所述轻掺杂源漏延伸区中，进而降低沟道区与源、漏区的电阻，降低沟道区的电场，提高工作电流，改善PMOS晶体管的工作性能。
一种 pmos 晶体管制备方法

[发明专利]像素结构与其制造方法-CN200510082152.1有效
发明人：刘圣超;尤建盛;李春生 -专利权人：友达光电股份有限公司
申请日： 2005-07-04 - 公布日： 2005-12-21 - 主分类号： G02F1/133 文献下载
摘要：一种像素结构，包括形成于基板上的薄膜晶体管与储存电容，薄膜晶体管具有栅极电极以及有源层，有源层至少包括源极区以及漏极区，且源极区以及漏极区掺杂第一掺杂物；以及储存电容，形成于基板上，储存电容具有下电极以及上电极，下电极掺杂第二掺杂物，第一掺杂物以及第二掺杂物为相异型，且源极区以及漏极区与下电极不相连。
像素结构与其制造方法

[发明专利]半导体结构及其形成方法-CN201710908407.8有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司
申请日： 2017-09-29 - 公布日： 2021-02-05 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构及其形成方法，方法包括：提供基底，基底包括第一区和与第一区连接的第二区，第一区和第二区基底上分别具有若干鳍部；在第一区鳍部内形成第一源漏掺杂区；在第二区鳍部侧壁形成第一保护层；在第二区鳍部内形成第二源漏掺杂区，第二源漏掺杂区侧壁覆盖第一保护层；在基底上形成介质层，介质层内具有由第一区延伸至第二区的开口，开口暴露出第一保护层侧壁、第二源漏掺杂区顶部、以及第一源漏掺杂区侧壁和顶部；在开口底部形成第一金属硅化物层；形成第一金属硅化物层后，去除第一保护层；去除第一保护层后，在开口底部第二源漏掺杂区侧壁形成第二金属硅化物层。
半导体结构及其形成方法

[发明专利]一种非对称线性峰值掺杂的黑磷场效应管-CN201810261673.0在审
发明人：沈志豪;江斌;赵剑飞;王伟 -专利权人：南京邮电大学
申请日： 2018-03-27 - 公布日： 2018-09-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种非对称线性峰值掺杂的黑磷场效应管，包括非对称线性峰值掺杂的导电沟道、未掺杂的本征导电沟道、源区、漏区、栅极氧化层、源极、漏极、栅极；所述的线性峰值掺杂的导电沟道、未掺杂的本征导电沟道、源区、漏区均采用黑磷材料制作，在线性峰值掺杂的导电沟道、未掺杂的本征导电沟道、源区、漏区外，生成一层栅极氧化层，在栅极氧化层外再沉淀一层金属电极，作为非对称线性峰值掺杂的黑磷场效应管的栅极。本发明源/漏区和沟道之间的带间隧穿显著减少，作为隧穿效应减小的结果，得到了更低的漏电流和更高的开关电流比，并且在固定的开/关电流比率下，非对称线性峰值掺杂结构比起传统结构具有较低的延迟和PDP。
掺杂的非对称沟道黑磷栅极氧化层本征导电场效应管导电沟道未掺杂漏区源区开关电流比传统结构带间隧穿电流比率金属电极隧穿效应源/漏区固定的漏电流再沉淀减小漏极源极延迟掺杂

[发明专利]一种凹槽栅增强型GaN基HFETs器件及其栅源通道电阻调节方法-CN202210773421.2在审
发明人：刘艳;王涛;程知群;陈思敏 -专利权人：杭州电子科技大学
申请日： 2022-07-03 - 公布日： 2022-09-23 - 主分类号： H01L29/207 文献下载
摘要：本发明公开了一种凹槽栅增强型GaN基HFETs器件，包括衬底和设置在衬底上方的GaN层，所述GaN层上方设置有源极、漏极和T型栅极，所述源极和漏极之间设置有势垒层，所述势垒层包括势垒层本体、源端掺杂区和漏端掺杂区，所述源端掺杂区和漏端掺杂区通过欧姆接触工艺分别与源极和漏极相连接，所述源端掺杂区和漏端掺杂区掺杂具有大原子半径的金属原子，所述势垒层与GaN层之间设有AlN插层，所述势垒层上表面设置有钝化层。采用上述技术方案，通过在势垒层掺杂具有大原子半径的金属原子能够改变欧姆接触附近势垒层的应变，进而改变与势垒层应变相关的极化库仑场散射的大小，实现栅源通道电阻的调节，从而提高GaN基HFETs的性能。
一种凹槽增强 gan hfets 器件及其通道电阻调节方法

[发明专利]半导体器件制备中源漏注入的方法-CN200710094206.5无效
发明人：曾金川 -专利权人：上海华虹NEC电子有限公司
申请日： 2007-11-07 - 公布日： 2009-05-13 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种用于半导体器件制备中源漏注入的方法，其包括如下步骤：淀积氮化硅；淀积氧化硅，后刻蚀氧化硅形成氧化硅侧墙；用N区光刻掩膜版光刻曝出N区，后进行N源漏重掺杂离子注入；去除N区的氧化硅侧墙，后进行N源漏轻掺杂注入；去除光刻胶；用P区光刻掩膜版光刻曝出P区，后进行P源漏重掺杂离子注入；去除P区的氧化硅侧墙，后进行P源漏轻掺杂注入；去除光刻胶完成源漏注入工艺。本发明的方法仅用两块光刻掩膜板完成源漏离子注入，比现有技术降低了制备成本，其可广泛用于半导体器件制备中。
半导体器件制备中源漏注入方法

[发明专利]冷源肖特基晶体管及其制备工艺-CN202111673717.9在审
发明人：刘飞;谢晓鑫;刘晓彦;康晋锋 -专利权人：北京大学
申请日： 2021-12-31 - 公布日： 2022-05-17 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种冷源肖特基晶体管及其制备工艺，包括衬底、源区、源区、沟道区、源极、漏极和栅极；源区设在衬底上，源区包括第一源区和与第一源区相连接的金属区，第一源区为重掺杂区；漏区设在衬底上，漏区为重掺杂区，漏区与第一源区的掺杂类型相反；沟道区设在衬底上，沟道区位于金属区和漏区之间，沟道区的上侧和/或下侧设置有栅极介质；源极设在源区上；漏极设在漏区上；栅极设在栅极介质上。在有一定的源漏偏压的情况下，在增大栅压的过程中，沟道区和金属区之间的肖特基势垒被压低，使肖特基势垒变薄，直至低能区的肖特基势垒足够薄时，隧穿电流会迅速增加，源区的低能区的电子隧穿肖特基势垒，从而能够实现亚阈值摆幅低于
冷源肖特基晶体管及其制备工艺

[发明专利]一种半导体器件及其形成方法-CN202210049663.7在审
发明人：穆克军 -专利权人：长鑫存储技术有限公司
申请日： 2022-01-17 - 公布日： 2022-04-26 - 主分类号： H01L29/06 文献下载
摘要：所述半导体器件包括：衬底；栅极，所述栅极位于所述衬底上；源漏掺杂区，所述源漏掺杂区分别位于所述栅极两侧的所述衬底上；接触插塞，所述接触插塞设置于所述衬底上，所述接触插塞的底部与所述源漏掺杂区电连接；隔离层，所述隔离层设置于所述源漏掺杂区内，所述隔离层位于所述接触插塞的下方，所述隔离层的上表面高于所述源漏掺杂区的下表面，所述隔离层的材料包括绝缘材料。通过在接触插塞与源漏掺杂区下表面之间引入一层绝缘层，隔断源漏掺杂区与衬底之间的接合界面处产生的耗尽层，增大了耗尽层与接触插塞之间的距离，从而能够减小接合界面漏电，同时不影响器件的电流导通路径。
一种半导体器件及其形成方法

[发明专利]半导体结构及其形成方法-CN201910817750.0在审
发明人：周飞 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2019-08-30 - 公布日： 2021-03-05 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括器件区，基底包括衬底和位于衬底上的鳍部；在器件区的鳍部中形成源漏掺杂层，源漏掺杂层中具有第一型离子；在源漏掺杂层的表面形成第一掺杂层，第一掺杂层中具有第一型离子本发明实施例在鳍部上形成相间隔的源漏掺杂层，源漏掺杂层中具有第一型离子，源漏掺杂层的形成过程通常包括退火处理。本发明实施例在源漏掺杂层上形成第一掺杂层，第一掺杂层中具有第一型离子，第一掺杂层未受到退火处理的影响，具有较高的应力，能够弥补源漏掺杂层因退火处理而损失的应力，因此，源漏掺杂层和第一掺杂层共同为沟道提供应力
半导体结构及其形成方法

[发明专利]薄膜晶体管及其制备方法-CN201610541020.9有效
发明人：孟哲宇;段志勇;魏朝刚 -专利权人：昆山国显光电有限公司
申请日： 2016-07-11 - 公布日： 2019-05-17 - 主分类号： H01L21/336 文献下载
摘要：在沉积有图案化后的半导体层的基板上沉积绝缘层；在绝缘层上设置对应半导体层上方的凹槽，凹槽的上表面的横截面大于下表面的横截面；在凹槽内沉积金属层，形成栅极；以栅极为掩膜，向半导体层注入离子，半导体层形成具有沟道区、重掺杂的源区和漏区的有源层；热扩散使重掺杂的源区和漏区的离子向沟道区移动，形成轻掺杂的源区和漏区。上述方法通过一次离子注入形成具有沟道区、重掺杂的源区和重掺杂的漏区的有源层，并通过热扩散来形成相应的轻掺杂的源区和轻掺杂的漏区，制备工艺简单。薄膜晶体管通过该方法制备得到。
薄膜晶体管及其制备方法