“源漏掺杂区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1398423个，建议您升级VIP下载更多相关专利

[发明专利]用于减小半导体制造工艺中的接触电阻的方法-CN201710356832.0在审
发明人：杨正宇;李凯璿;王圣祯;杨世海;白易芳;陈燕铭 -专利权人：台湾积体电路制造股份有限公司
申请日： 2017-05-19 - 公布日： 2017-12-12 - 主分类号： H01L21/336 文献下载
摘要：一种形成半导体器件的方法，包括在衬底上形成鳍并在鳍上形成源极/漏极区。该方法还包括在源极/漏极区上形成掺杂的金属硅化物层，并且在掺杂的金属硅化物和源极/漏极区之间形成过饱和掺杂界面。一个示例性的益处包括减小了金属硅化物层和源极/漏极区之间的接触电阻。本发明实施例通常涉及半导体器件及其形成方法。
用于减小半导体制造工艺中的接触电阻方法

[发明专利]LDMOS器件、LDMOS器件制造方法及芯片-CN202211205447.3有效
发明人：余山;赵东艳;陈燕宁;付振;刘芳;王帅鹏;王凯;吴波;邓永峰;刘倩倩;郁文;张同 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司
申请日： 2022-09-30 - 公布日： 2023-01-24 - 主分类号： H01L29/78 文献下载
摘要：该LDMOS器件包括：半导体衬底以及形成在半导体衬底上的源极结构、栅极结构和漏极结构；所述半导体衬底内形成有漂移区和体区，所述源极结构与体区相接，所述漏极结构与所述漂移区相接，所述栅极结构形成在所述源极结构与所述漏极结构之间；所述漏极结构包括漏极掺杂区和漏极金属，所述漏极掺杂区形成在所述漂移区内且距离半导体衬底上表面第一预设距离，所述漏极金属与所述漏极掺杂区相连；所述漏极掺杂区上方还形成有空气腔，所述空气腔环绕在所述漏极金属的四周空气腔内填充空气介质，空气介质围绕漏极金属，降低漏端的电场，提高击穿电压。
ldmos 器件制造方法芯片

[发明专利]具有改善的静电放电保护的半导体器件及其形成方法-CN202011484583.1在审
发明人：许胜福;蔡执中;朱振梁;龚达渊 -专利权人：台湾积体电路制造股份有限公司
申请日： 2020-12-15 - 公布日： 2021-06-22 - 主分类号： H01L29/08 文献下载
摘要：所述半导体器件包括位于衬底中且在侧向上间隔开的源极区与漏极区。栅极堆叠位于衬底之上以及源极区与漏极区之间。漏极区包括位于衬底中的具有第一掺杂类型的两个或更多个第一掺杂区。漏极区还包括位于衬底中的一个或多个第二掺杂区。第一掺杂区具有比第二掺杂区高的第一掺杂类型掺杂剂的浓度，且每一个第二掺杂区在侧向上设置在两个相邻的第一掺杂区之间。另提供一种半导体器件的形成方法。
具有改善静电放电保护半导体器件及其形成方法

[发明专利]半导体结构及其形成方法、掩膜版-CN202010561043.2在审
发明人：王楠 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2020-06-18 - 公布日： 2021-12-21 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构及其形成方法、掩膜版，形成方法包括：提供基底，基底包括第一器件区和两个相邻的第二器件区，基底包括衬底、分立于衬底上的沟道结构，沟道结构的延伸方向与第一器件区和第二器件区的交界处延伸方向相同，基底还包括横跨沟道结构的栅极结构，栅极结构覆盖沟道结构的部分顶壁和部分侧壁；在第一器件区的栅极结构两侧的沟道结构中形成第一源漏掺杂层。本发明实施例中，在第一遮挡层露出的第二器件区中形成第二源漏掺杂层，第二遮挡层覆盖第二源漏掺杂层，使得第二遮挡层露出的第二器件区中形成的第二源漏掺杂层不易与第二遮挡层中的第二源漏掺杂层接触，降低了两个第二源漏掺杂层桥接的概率
半导体结构及其形成方法掩膜版

[发明专利]半导体装置及其形成方法-CN201610531514.9有效
发明人：李志成;黄昱豪;李凯霖 -专利权人：联华电子股份有限公司
申请日： 2016-07-07 - 公布日： 2021-06-29 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种半导体装置以及形成半导体装置的形成方法，该半导体装置包含第一及第二掺杂阱、源极区、漏极区、二栅极结构以及掺杂区。第一掺杂阱，是设置在一基底内且具有第一导电型式，而源极区则是设置在第一掺杂阱内。第二掺杂阱是设置在该基底内且邻接第一掺杂阱，第二掺杂阱具有第二导电型式，而漏极区则是设置在第二掺杂阱内。二栅极结构是设置在该基底上并位于源极区与漏极区之间。掺杂区具有第一导电型式，并且其是设置在第二掺杂阱内并位于二栅极结构之间。
半导体装置及其形成方法

[发明专利]半导体结构及其形成方法-CN201710233370.3有效
发明人：魏琰;宋化龙;徐唯佳 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-04-11 - 公布日： 2020-11-03 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有栅极结构；在所述栅极结构两侧的基底内形成轻掺杂区，所述轻掺杂区内具有轻掺杂离子；在所述栅极结构两侧的基底内形成空隙丰富区，所述空隙丰富区内具有空隙，所述空隙丰富区与部分所述轻掺杂区有重叠；在部分所述轻掺杂区和部分基底内形成源漏区，所述源漏区内具有源漏离子，部分所述源漏区与所述空隙丰富区有重叠。所述空隙丰富区提高了晶体管的饱和驱动电流，且降低了漏电流，改善了半导体器件的性能。
半导体结构及其形成方法

[发明专利]薄膜晶体管和有源矩阵有机发光二极管组件及制造方法-CN201310251969.1有效
发明人：许嘉哲;黄家琦;陈韦廷;许民庆 -专利权人：上海和辉光电有限公司
申请日： 2013-06-21 - 公布日： 2017-02-08 - 主分类号： H01L29/786 文献下载
摘要：一种薄膜晶体管包括半导体层，所述半导体层包括源区、漏区、沟道区、与所述沟道区相邻的第一轻掺杂漏极区、与所述第一轻掺杂漏极区相邻的第二轻掺杂漏极区，其中，所述第二轻掺杂漏极区的掺杂浓度低于所述第一轻掺杂漏极区的掺杂浓度
薄膜晶体管有源矩阵有机发光二极管组件制造方法

[发明专利]混合导通机制围栅晶体管及制作方法，设备及制作方法-CN202310630971.3在审
发明人：吴春蕾;许煜民;沈伯佥;赵斐;杨子辰;张卫 -专利权人：复旦大学;上海集成电路制造创新中心有限公司
申请日： 2023-05-31 - 公布日： 2023-08-22 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了混合导通机制围栅晶体管，包括：围栅MOSFET器件，包括衬底、第一源区、第一漏区、第一栅介质层以及围栅沟道控制栅；其中，第一源区与第一漏区中掺杂有第一离子；第二源区，形成于衬底与第一源区之间，第二漏区，形成于衬底与第一漏区之间，且第二源区与第二漏区的高度不低于第一源区和第一漏区之间的衬底的高度；其中，第二漏区中掺杂有第一离子，第二源区中掺杂有第二离子；底部控制栅；底部控制栅覆盖衬底上的栅介质层的表面该技术方案解决了底部亚阈值区的小于60mV/dec的超陡亚阈值摆幅特性无法凸显的问题。
混合机制晶体管制作方法设备

[发明专利]像素结构、阵列基板及制作方法-CN202210463909.5有效
发明人：蒲洋;李荣荣 -专利权人：惠科股份有限公司
申请日： 2022-04-29 - 公布日： 2022-07-26 - 主分类号： H01L27/12 文献下载
摘要：本申请涉及显示技术领域，提供一种像素结构、阵列基板及制作方法，包括：设于衬底基板上的栅极；覆盖栅极的栅极绝缘层；栅极绝缘层的上表面依次设置源极、有源区、漏极、第一掺杂区及副极金属层；有源区的上表面两端的第二掺杂区，一端的第二掺杂区与源极连接，另一端的第二掺杂区与漏极连接，第一掺杂区的掺杂浓度小于第二掺杂区的掺杂浓度；覆盖源极、有源区暴露于第二掺杂区的部分、第二掺杂区、漏极、第一掺杂区及副极金属层的钝化层，钝化层上设有与漏极连接的主像素电极
像素结构阵列制作方法

[发明专利]检测结构及其形成方法、检测方法-CN202011330890.4在审
发明人：许谢慧娜 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2020-11-24 - 公布日： 2022-05-27 - 主分类号： H01L23/544 文献下载
摘要：一种检测结构及其形成方法、检测方法，包括：衬底，衬底包括测试区，测试区包括若干第一有源区；位于若干第一有源区上的第一栅极结构和第二栅极结构；位于第一有源区内的第一源漏掺杂层、第二源漏掺杂层和第三源漏掺杂层；位于第一源漏掺杂层上的第一导电结构；位于第三源漏掺杂层上的第三导电结构。在第一栅极结构和第二栅极结构发生短接时，第一栅极结构上加的第一电压也会等效加于第二栅极结构上，第一源漏掺杂层和第三源漏掺杂层之间连通，此时会在第三导电结构上检测到电流，进而判断出第一栅极结构和第二栅极结构存在短接的问题
检测结构及其形成方法

[发明专利]一种无结型场效应晶体管-CN201710059574.X有效
发明人：万文波;楼海君;肖颖;林信南 -专利权人：北京大学深圳研究生院
申请日： 2017-01-24 - 公布日： 2020-04-14 - 主分类号： H01L29/06 文献下载
摘要：一种无结型场效应晶体管，包括中心对称地设置在沟道区两侧的源区和漏区，沟道区、源区和漏区的掺杂类型和掺杂浓度均相同；沟道区上设置栅极介质层以及其上的栅电极；源区和漏区上分别设置源极介质层、源电极和源端侧电极、以及漏极介质层、漏电极和漏端侧电极；隔离介质层，将源电极和栅电极隔开；源电极和漏电极的功函数为根据掺杂类型确定的功函数，以在源区和漏区表面形成导电载流子层。本发明通过调节源电极和漏电极的金属功函数，可以在源区和漏区表面积累相应类型的载流子进行电流输运。
一种无结型场效应晶体管

[发明专利]抑制半导体器件的短信道效应的方法-CN02105333.2有效
发明人：张国华 -专利权人：旺宏电子股份有限公司
申请日： 2002-02-25 - 公布日： 2003-09-10 - 主分类号： H01L21/336 文献下载
摘要：接着在栅极结构两侧的基底中形成一源极/漏极延伸区与一源极/漏极区。之后，紧接着进行一口袋型离子植入步骤，以在源极/漏极延伸区的底下形成一口袋型掺杂区。在形成源极/漏极延伸区、源极/漏极区以及口袋型掺杂区之后，进行一快速热制作工艺。
抑制半导体器件信道效应方法

[发明专利]横向双重扩散式金属氧化物半导体晶体管及其制造方法-CN201410224706.6在审
发明人：林正基;苏醒;朱建文;连士进;叶清本 -专利权人：旺宏电子股份有限公司
申请日： 2005-11-29 - 公布日： 2014-08-06 - 主分类号： H01L29/78 文献下载
摘要：一种横向双重扩散式金属氧化物半导体晶体管,包括衬底、第一阱区、漏极区、第二阱区以及源极区。衬底具有第一导电型杂质，具有第二导电型杂质的第一阱区，位于部分衬底中。漏极区位于第一阱区中。具有第一导电型杂质的第二阱区，位于部分衬底中。源极区位于第二阱区中，源极区包括轻掺杂源极区以及重掺杂源极区，都由衬底的上表面向下延伸，轻掺杂源极区的深度大于重掺杂源极区。
横向双重扩散金属氧化物半导体晶体管及其制造方法

[发明专利]横向双重扩散式金属氧化物半导体晶体管及其制造方法-CN200510126971.1无效
发明人：林正基;苏醒;朱建文;连士进;叶清本 -专利权人：旺宏电子股份有限公司
申请日： 2005-11-29 - 公布日： 2007-06-13 - 主分类号： H01L29/78 文献下载
摘要：一种横向双重扩散式金属氧化物半导体晶体管，包括衬底、第一阱区、漏极区、第二阱区以及源极区。衬底具有第一导电型杂质，具有第二导电型杂质的第一阱区，位于部分衬底中。漏极区位于第一阱区中。具有第一导电型杂质的第二阱区，位于部分衬底中。源极区位于第二阱区中，源极区包括轻掺杂源极区以及重掺杂源极区，都由衬底的上表面向下延伸，轻掺杂源极区的深度大于重掺杂源极区。
横向双重扩散金属氧化物半导体晶体管及其制造方法

[发明专利]半导体结构的形成方法-CN202011335003.2在审
发明人：刘中元 -专利权人：中芯南方集成电路制造有限公司
申请日： 2020-11-24 - 公布日： 2022-05-27 - 主分类号： H01L21/8234 文献下载
摘要：一种半导体结构的形成方法，包括：提供衬底，衬底包括第一区，第一区上具有第一鳍部；在衬底上形成初始隔离层；在衬底上形成第一栅极结构；在第一栅极结构两侧的第一鳍部内形成第一源漏开口；回刻蚀部分初始隔离层，形成隔离层；在第一源漏开口内形成第一源漏掺杂层，第一源漏掺杂层内具有第一源漏离子。通过回刻蚀部分初始隔离层，形成隔离层，使得隔离层暴露出更多的第一源漏开口，进而降低隔离层对通过外延生长所形成的第一源漏掺杂层的限制，使得第一源漏掺杂层的体积增大。当第一源漏掺杂层的体积增大时，对应的在第一源漏掺杂层内掺入的第一源漏离子剂量也会增多，进而提升第一源漏掺杂层之间的电流，使得最终形成的半导体结构的性能提升。
半导体结构形成方法