“源漏掺杂区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1398423个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN201611242261.X有效
发明人：李勇 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2016-12-28 - 公布日： 2021-02-02 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构及其形成方法，方法包括：形成基底，包括衬底、位于衬底上的栅极结构、位于栅极结构两侧基底内的源漏掺杂区、以及位于基底上且覆盖栅极结构顶部的层间介质层；在栅极结构两侧层间介质层内形成露出源漏掺杂区的第一接触开口；对第一接触开口露出的源漏掺杂区进行预非晶化处理形成非晶层；对靠近源漏掺杂区的部分非晶层进行再结晶处理；在第一接触开口底部形成金属硅化物层；在第一接触开口内形成第一接触孔插塞。本发明通过再结晶处理，修复预非晶化处理的射程末端的缺陷，从而提高金属硅化物层的质量以及质量均一性，且可避免源漏掺杂区与体区发生导通的问题，减小体区漏电流。
半导体结构及其形成方法

[发明专利]半导体结构及其形成方法-CN202110254332.2在审
发明人：蔡巧明;马丽莎 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2021-03-09 - 公布日： 2022-09-13 - 主分类号： H01L29/06 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：形成覆盖第一器件区的基底的栅氧化层；在基底上形成多晶硅栅极材料，覆盖栅氧化层；在配置区的多晶硅栅极材料中形成边缘凹槽；图形化多晶硅栅极材料以及刻蚀边缘凹槽下方的栅氧化层，保留位于栅极区的多晶硅栅极材料以及位于第二器件区的部分多晶硅栅极材料作为多晶硅栅极；在配置区内形成第一源漏掺杂区；在第一源漏掺杂区和第二源漏掺杂区的顶面形成源漏硅化物层。边缘凹槽用于减小位于配置区上方的多晶硅栅极材料厚度，使得位于配置区的栅氧化层能够在图形化多晶硅栅极材料的步骤中被刻蚀减薄或被去除，有利于防止较厚的栅氧化层对形成第一源漏掺杂区和形成源漏硅化物层的过程产生不良影响
半导体结构及其形成方法

[发明专利]场效应晶体管及其制造方法-CN201810028656.2有效
发明人：黄贤国;宋洵奕;王猛 -专利权人：矽力杰半导体技术(杭州)有限公司
申请日： 2018-01-12 - 公布日： 2022-01-07 - 主分类号： H01L29/06 文献下载
摘要：公开了一种场效应晶体管及其制造方法，包括：衬底；阱区；体接触区、源区和漏区，位于阱区内，源区位于体接触区与漏区之间，源区与漏区之间形成沟道；栅极导体，位于源区与漏区之间的沟道上；衬底、阱区和体接触区为第一掺杂类型，源区和漏区为第二掺杂类型，阱区包括第一阱区和被第一阱区包覆的第二阱区，第二阱区的掺杂浓度高于第一阱区的掺杂浓度，第二阱区至少延伸在体接触区与源区之间，漏区位于所述第一阱区内。场效应晶体管中存在寄生三极管，通过调节第二阱区的掺杂浓度或者范围来控制寄生三极管的电流大小。通过在第一阱区内形成第二阱区，增大场效应晶体管的维持电压，最终减小场效应晶体管的寄生三极管电流对场效应晶体管的影响。
场效应晶体管及其制造方法

[发明专利]半导体器件-CN202111195843.8在审
发明人：唐晓琦;刘伟;王羽;高杰;孙梦;金明;王志勇 -专利权人：北京燕东微电子科技有限公司
申请日： 2021-10-14 - 公布日： 2023-04-18 - 主分类号： H01L29/78 文献下载
摘要：本公开提供了一种半导体器件，包括半导体层，具有相对的第一表面与第二表面，半导体层包括第一掺杂区、第一阱区、第二阱区、第一源区以及第一漏区，第一阱区与第二阱区分别位于第一掺杂区的相对两侧，第一源区位于第一阱区中并暴露于第一表面，第一漏区位于第二阱区中并暴露于第二表面；呈柱状的栅极结构，沿第一表面至第二表面的方向依次贯穿第一阱区、第一掺杂区、第二阱区，栅极结构分别与第一源区、第一漏区邻接，第一阱区和第二阱区的掺杂类型为第一掺杂类型，第一掺杂区、第一源区、第一漏区的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型相反。
半导体器件

[实用新型]半导体器件-CN202122471099.1有效
发明人：唐晓琦;刘伟;王羽;高杰;孙梦;金明;王志勇 -专利权人：北京燕东微电子科技有限公司
申请日： 2021-10-14 - 公布日： 2022-03-08 - 主分类号： H01L29/78 文献下载
摘要：本公开提供了一种半导体器件，包括半导体层，具有相对的第一表面与第二表面，半导体层包括第一掺杂区、第一阱区、第二阱区、第一源区以及第一漏区，第一阱区与第二阱区分别位于第一掺杂区的相对两侧，第一源区位于第一阱区中并暴露于第一表面，第一漏区位于第二阱区中并暴露于第二表面；呈柱状的栅极结构，沿第一表面至第二表面的方向依次贯穿第一阱区、第一掺杂区、第二阱区，栅极结构分别与第一源区、第一漏区邻接，第一阱区和第二阱区的掺杂类型为第一掺杂类型，第一掺杂区、第一源区、第一漏区的掺杂类型为第二掺杂类型，第一掺杂类型与第二掺杂类型相反。
半导体器件

[发明专利]改变栅极装置中的击穿电压以及相关方法及系统-CN202310033039.2在审
发明人： G·穆萨尔冈卡尔;N·考希克;S·贾殷;刘海涛;C·R·帕塔萨拉蒂 -专利权人：美光科技公司
申请日： 2023-01-10 - 公布日： 2023-07-14 - 主分类号： H01L29/06 文献下载
摘要：一种设备包含垂直延伸到半导体衬底中的轻掺杂漏极区。沟道区水平插入于所述轻掺杂漏极区之间，且源极/漏极区垂直延伸到所述轻掺杂漏极区中。击穿增强植入入侵区在所述轻掺杂漏极区内且水平插入于所述沟道区与所述源极/漏极区之间。所述击穿增强植入区具有与所述轻掺杂漏极区不同的化学物种且具有垂直下伏于所述轻掺杂漏极区的上边界的上边界。所述设备还具有垂直上覆于所述沟道区的栅极结构，且所述栅极结构水平插入于所述击穿增强植入区之间。还描述存储器装置、电子系统及形成微电子装置的方法。
改变栅极装置中的击穿电压以及相关方法系统

[发明专利]应变型氧化镓MOSFET器件结构及制备方法-CN201910430611.2有效
发明人：冯倩;田旭升;张进成;周弘;张春福 -专利权人：西安电子科技大学
申请日： 2019-05-22 - 公布日： 2020-09-08 - 主分类号： H01L29/78 文献下载
摘要：其包括衬底(1)、n型Ga2O3导电沟道层(2)、重掺杂源区(3)、重掺杂漏区(4)、源电极(5)、漏电极(6)、绝缘栅介质(7)和栅电极(8)，该重掺杂源区和重掺杂漏区，均采用厚度小于500nm，掺杂浓度大于1×1019cm‑3的n2O3导电沟道层、重掺杂源区和重掺杂漏区位于衬底上；源电极和漏电极分别位于重掺杂源区和重掺杂漏区之上；绝缘栅介质位于
变型氧化 mosfet 器件结构制备方法

[发明专利]MOS晶体管及其制造方法-CN201210061962.9在审
发明人：吴小利 -专利权人：上海宏力半导体制造有限公司
申请日： 2012-03-09 - 公布日： 2012-07-18 - 主分类号： H01L29/78 文献下载
摘要：根据本发明的MOS晶体管，其包括：布置在衬底中的阱区、以及布置在源极及漏极之间的栅极、布置在所述源漏阱区中的位于源极及漏极之间的轻掺杂区、布置在所述源漏阱区中的源极及漏极；其中，源极及漏极的上表面低于栅极的栅极氧化物的下表面；并且，所述轻掺杂区位于所述栅极的下方。根据本发明的MOS晶体管制造方法包括：在生长了栅氧和多晶硅的衬底上涂覆光刻胶，并执行光刻以形成源漏区；利用所述光刻胶刻蚀多晶硅和栅氧；利用所述光刻胶刻蚀硅衬底；以及利用所述光刻胶分别进行阱注入、轻掺杂区注入和源漏注入
mos 晶体管及其制造方法

[发明专利]具有不对称沟道区带及不同配置的源极/漏极延伸区的不对称场效晶体管的结构及其制造-CN201080013855.8无效
发明人：康斯坦丁·布卢恰;威廉·D·弗伦奇;桑迪普·R·巴尔;杰恩-均·杨;D·考特尼·帕克;彼得·B·约翰逊;唐纳德·M·阿谢尔 -专利权人：国家半导体公司
申请日： 2010-03-25 - 公布日： 2012-02-29 - 主分类号： H01L21/70 文献下载
摘要：本发明提供一种非对称绝缘栅场效晶体管(100或102)，其具有源极(240或280)与漏极(242或282)，该源极与漏极被半导体主体的主体材料(180或182)的沟道区带(244或284)横向分离。栅极电极(262或302)迭置在该沟道区带上方的栅极介电层(260或300)上。主体材料中的较重度掺杂袋部(250或290)大部分仅沿着该源极延伸。该源极具有主要源极部(240M或280M)及较轻度掺杂的横向源极延伸区(240E或280E)。该漏极具有主要漏极部(242M或282M)及较轻度掺杂的横向漏极延伸区(242E或282E)。该漏极延伸区的掺杂程度轻于该源极延伸区。定义该两个延伸区的半导体掺杂物的最大浓度出现在该漏极延伸区中的深度大于该源极延伸区中。除此之外或备选地，该漏极延伸区比该源极延伸区进一步横向延伸在该栅极电极的下方。前述特点使得临界电压随着操作时间流逝会非常稳定。
具有不对称沟道不同配置延伸晶体管结构及其制造

[发明专利]一种薄膜晶体管阵列基板及其制造方法、显示装置-CN201510459872.9在审
发明人：石磊 -专利权人：京东方科技集团股份有限公司
申请日： 2015-07-30 - 公布日： 2015-12-16 - 主分类号： H01L27/12 文献下载
摘要：该薄膜晶体管阵列基板包括基板，设置于基板上的有源层，有源层包括未掺杂区、轻掺杂区、源极区和漏极区，轻掺杂区设置于未掺杂区的两侧，源极区和漏极区设置于轻掺杂区未与未掺杂区接触的一侧，设置于有源层上的第一绝缘层，设置于第一绝缘层上的第一栅极，设置于第一栅极上的第二绝缘层，设置于源极区上方、且贯穿第一绝缘层和第二绝缘层的源极，设置于漏极区上方、且贯穿第一绝缘层和第二绝缘层的漏极；设置于第二绝缘层上的第一遮光层，第一遮光层覆盖未掺杂区与漏极区之间的轻掺杂区。
一种薄膜晶体管阵列及其制造方法显示装置

[发明专利]半导体结构及其形成方法-CN202180055186.9在审
发明人：王金刚;隋振超 -专利权人：中芯北方集成电路制造（北京）有限公司
申请日： 2021-01-27 - 公布日： 2023-05-23 - 主分类号： H01L21/8238 文献下载
摘要：一种半导体结构及其形成方法，所述半导体结构包括：基底，包括器件单元区和位于器件单元区外周的隔离区；隔离结构，位于隔离区的基底内；器件栅极结构，位于器件单元区的基底上；源漏掺杂层，嵌入于器件栅极结构两侧器件单元区的基底内，源漏掺杂层包括源漏主体层，且位于器件单元区边缘的源漏主体层的侧壁与隔离结构之间相间隔。本发明实施例的半导体结构中，位于器件单元区边缘的源漏主体层侧壁与隔离结构之间相间隔，从而位于器件单元区边缘的源漏主体层的侧壁与隔离结构之间未相接触，有利于防止源漏主体层中的掺杂离子向隔离结构中扩散，进而有利于防止器件的延伸
半导体结构及其形成方法

[发明专利]基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管及其制备方法-CN202310521722.0在审
发明人：陈庆;刘含笑;齐增卫;杨露露;王丹丹;苗瑞霞;贺炜;李建伟 -专利权人：西安邮电大学
申请日： 2023-05-10 - 公布日： 2023-09-12 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及基于双栅TFET的T型源区负电容异质结隧穿场效应晶体管及其制备方法；解决现有双栅T型源区异质结TFET(T‑source‑HJTFET)亚阈值摆幅特性较为陡峭以及开态电流较低的技术问题；晶体管包括T型结构的源区、依次连接的沟道区、漏区、硅基外延层和衬底；沟道区上端中部横向设置有埋置槽；源区的小径段设置在埋置槽内；源区和沟道区的左右两侧均覆盖设置有高k栅氧化层，高k栅氧化层上设置有铁电层；源区上端设置有源极，漏区下方设置有漏极，左侧铁电层的左端和右侧铁电层的右端设置有栅极；源区为P型掺杂或N型掺杂，沟道区的掺杂类型与源区相同，漏区的掺杂类型与源区相反；源区采用Si1‑xGex制备，沟道区和漏区采用硅制备；本发明还提出晶体管的制备方法。
基于 tfet 型源区负电容异质结隧穿场效应晶体管及其制备方法

[发明专利]含有二维材料的集成组合件-CN202080064284.4在审
发明人： K·M·考尔道;C·穆利;刘海涛 -专利权人：美光科技公司
申请日： 2020-07-23 - 公布日： 2022-05-06 - 主分类号： H01L29/08 文献下载
摘要：一些实施例包含具有半导体材料的集成组合件，所述半导体材料具有与较少掺杂区相邻的较多掺杂区。二维材料位于所述较多掺杂区与所述较少掺杂区的一部分之间。一些实施例包含晶体管，所述晶体管具有第一源极/漏极区、第二源极/漏极区、所述第一源极/漏极区与所述第二源极/漏极区之间的沟道区，和所述沟道区与所述第一源极/漏极区之间的二维材料。
含有二维材料集成组合

[实用新型]一种槽栅型超结MOS半导体功率器件-CN202022096847.8有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-09-22 - 公布日： 2021-04-06 - 主分类号： H01L29/08 文献下载
摘要：本实用新型公开了一种槽栅型超结MOS半导体功率器件，该器件包括：半导体衬底，半导体衬底上的N型重掺杂区和P型阱区，P型阱区一侧的N型轻掺杂区，该N型轻掺杂区靠近栅结构区，N型轻掺杂区上的N型重掺杂源区，远离栅结构区的N型重掺杂源区一侧相邻接的P型重掺杂源区，P型阱区另一侧的N型轻掺杂漂移区，N型轻掺杂漂移区上的N型重掺杂缓冲区，远离栅结构区的N型重掺杂缓冲区一侧的P型重掺杂漏区，P型阱区中间的栅结构区，该栅结构采用多晶硅材料和高K绝缘材料，N型/P型重掺杂源区引出源极，栅结构引出栅极，N型/P型重掺杂漏区引出漏极。该器件通过N型轻掺杂区和槽栅结构可以减小栅沟道的比导通电阻，进而提高该器件的开关速度。
一种槽栅型超结 mos 半导体功率器件

[发明专利]晶体管及其形成方法-CN201510612718.0在审
发明人：宋化龙;施雪捷;邱慈云 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2015-09-23 - 公布日： 2017-03-29 - 主分类号： H01L21/336 文献下载
摘要：一种晶体管及其形成方法，其中，晶体管的形成方法，包括提供包括相邻接的第一区域、第二区域和第三区域的半导体衬底；进行阱区离子注入，在所述半导体衬底内形成阱区；进行阈值电压调整离子注入，在第二区域中的阱区表面内形成第一掺杂区；在所述第一区域的半导体衬底上形成栅极结构；进行浅掺杂离子注入，在栅极结构一侧的第二区域的半导体衬底内形成浅掺杂源区，在栅极结构另一侧的第三区域的半导体衬底内形成浅掺杂漏区；在浅掺杂源区上形成抬高源区，在浅掺杂漏区上形成抬高漏区。本发明的方法减小了源区和漏区与沟道区以及衬底之间的寄生电容。
晶体管及其形成方法