[发明专利]碳化硅半导体器件的制作方法

说明书

本发明提供一种碳化硅半导体器件的制作方法，包括形成以下结构：N型衬底；N型漂移层，位于N型衬底上；P型阱区，位于N型漂移层中；N型源区，位于P型阱区内；栅介质层，至少横跨于N型源区及N型漂移层之间；栅极层，位于栅介质层上；隔离介质层，包覆于栅极层；源极金属层，与N型源区接触，并延伸覆盖于隔离介质层上，位于隔离介质层上的源极金属层具有贯穿源极金属层的通孔阵列，以减少源极金属层与栅极层的重叠面积。本发明在所述源极金属层中形成贯穿所述源极金属层的通孔阵列，以减少所述源极金属层与所述栅极层的重叠面积，从而降低源极金属层与栅极层之间的输入电容的面积，降低输入电容，提高器件的开关速及降低导通损耗。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种碳化硅半导体器件的制作方法。

背景技术

碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、高压、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。碳化硅MOSFET器件则具有开关速度快、导通电阻小等优势，且在较小的漂移层厚度可以实现较高的击穿电压水平，减小功率开关模块的体积，降低能耗，在功率开关、转换器等应用领域中优势明显。基于碳化硅材料的功率MOSFET(SiC MOSFET)更适合应用于高频和高温等应用环境中。而且SiCMOSFET可以通过热氧化工艺形成表面栅氧化层，可以和传统的硅工艺基本相融。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种碳化硅半导体器件的制作方法，用于解决现有技术中源极金属和栅极层的重叠区域引入较大的输入电容，而导致SiC MOSFET开关速度降低，增加导通损耗的问题。

为实现上述目的及其他相关目的，本发明提供一种碳化硅半导体器件的制作方法，包括步骤：1)提供N型衬底及位于所述N型衬底上的N型漂移层；2)于所述N型漂移层中形成P型阱区；3)于所述P型阱区内形成N型源区；4)于所述N型漂移层上依次形成栅介质层及栅极层，并刻蚀所述栅介质层及栅极层以形成至少横跨于所述N型源区及所述N型漂移层之间的栅介质层及栅极层；5)形成隔离介质层，所述隔离介质层覆盖于所述N型源区及所述栅极层；6)于所述隔离介质层中刻蚀出源极通孔，于所述源极通孔及所述隔离介质层上沉积源极金属层，所述源极金属与所述N型源区接触，并延伸覆盖于所述隔离介质层上；7)刻蚀位于所述隔离介质层上的所述源极金属层，以在所述源极金属层中形成贯穿所述源极金属层的通孔阵列，以减少所述源极金属层与所述栅极层的重叠面积。

可选地，所述隔离介质层的厚度介于500纳米～1500纳米之间。

可选地，所述通孔阵列包括矩形孔阵列及圆形孔阵列中的一种。

可选地，所述源极金属层的厚度介于5微米～10微米之间。

可选地，所述源极金属层包括依次层叠的第一Ti层、Al层、第二Ti层、Ni层及Ag层，其中，所述第一Ti层的厚度介于100～300纳米，所述Al层的厚度介于3微米～6微米，所述第二Ti层的厚度介于100纳米～300纳米，所述Ni层的厚度介于1微米～3微米，所述Ag层的厚度介于300纳米～1000纳米。

可选地，步骤4)采用热氧化方法形成所述栅介质层，所述栅介质层的材料包括二氧化硅，其厚度介于40纳米～100纳米之间。

可选地，还包括步骤：于所述P型阱区中形成P型接触区，所述P型接触区与所述N型源区相连，步骤6)的所述源极通孔还显露所述P型接触区，所述源极金属层与所述P型接触区及所述N型源区接触。

如上所述，本发明的碳化硅半导体器件的制作方法，具有以下有益效果：

1)本发明在所述源极金属层中形成贯穿所述源极金属层的通孔阵列，以减少所述源极金属层与所述栅极层的重叠面积，从而降低源极金属层与栅极层之间的输入电容的面积，降低输入电容，提高器件的开关速及降低导通损耗。