[发明专利]阵列基板及其制作方法有效

专利信息
申请号: 201710175245.1点击下载 申请日: 2017-03-22
公开(公告)号: CN106816410B 公开(公告)日: 2019-05-31
发明(设计)人: 谭志威 申请(专利权)人: 深圳市华星光电半导体显示技术有限公司
主分类号: H01L21/77 分类号: H01L21/77;H01L27/12;G02F1/1362
代理公司: 深圳市德力知识产权代理事务所 44265 代理人: 林才桂
地址: 518132 广东省深*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种阵列基板的制作方法及阵列基板。本发明的阵列基板的制作方法,结合COA技术与BOA技术,先在衬底基板上制作黑色矩阵,再在黑色矩阵上方制作顶栅型的TFT器件,最后在TFT器件上方制作彩色滤光层,其中,像素电极直接设于漏极上与漏极相接触,该制作方法可以提高TFT器件的电学性能及性能稳定性,提升显示面板的品质,相对于现有阵列基板的制作方法,缩减了所使用的光罩和制程,制作方法简单,节约生产成本。本发明的阵列基板,制作方法简单,TFT器件电学性能好、性能稳定,可提升显示面板的品质。
搜索关键词: 阵列 及其 制作方法
【主权项】:
1.一种阵列基板的制作方法,其特征在于,包括如下步骤:步骤S1、提供一衬底基板(10),在所述衬底基板(10)上涂布一层黑色光阻材料,经曝光显影后,得到黑色矩阵(20);然后在黑色矩阵(20)、及衬底基板(10)上沉积形成隔离层(30);步骤S2、在所述隔离层(30)上依次沉积第二金属层(40’)、及离子掺杂非晶硅层(51’),对所述第二金属层(40’)、及离子掺杂非晶硅层(50’)进行图案化处理,由所述第二金属层(40’)得到间隔的源极(41)和漏极(42),由所述离子掺杂非晶硅层(51’)得到位于所述源极(41)和漏极(42)上的欧姆接触层(51),所述欧姆接触层(51)的尺寸小于所述源极(41)和漏极(42)的尺寸而露出所述漏极(42)的部分上表面;步骤S3、在经过步骤S2的衬底基板(10)上沉积透明导电膜,对所述透明导电膜进行图案化处理,得到像素电极(60),所述像素电极(60)位于所述漏极(42)、及隔离层(30)上,与所述欧姆接触层(51)露出的漏极(42)相接触;步骤S4、在经过步骤S3的衬底基板(10)上沉积非晶硅层(52’),对所述非晶硅层(52’)进行图案化处理,得到半导体层(52),所述半导体层(52)位于所述欧姆接触层(51)、及隔离层(30)上,与所述欧姆接触层(51)共同构成有源层(50);步骤S5、在经过步骤S4的衬底基板(10)上依次沉积栅极绝缘层(70)、第一金属层(80’),对所述第一金属层(80’)进行图案化处理,得到对应位于所述有源层(50)上方的栅极(80);步骤S6、在所述栅极绝缘层(70)、及栅极(80)上沉积钝化层(90);步骤S7、在所述钝化层(90)上形成彩色滤光膜层(95)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电半导体显示技术有限公司,未经深圳市华星光电半导体显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710175245.1/,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

tel code back_top