“mtj”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果917个，建议您升级VIP下载更多相关专利

[发明专利]磁阻随机存储器-CN201210193379.3有效
发明人：江典蔚;林楷竣;高雅真;于鸿昌 -专利权人：台湾积体电路制造股份有限公司
申请日： 2012-06-12 - 公布日： 2013-07-24 - 主分类号： H01L43/08 文献下载
摘要：本发明涉及了一种磁阻随机存储器(MRAM)单元，包括了磁隧道结(MTJ)、设置在MTJ上方的顶电极、设置在MTJ下方的底电极，以及设置在MTJ上方或下方的感应线。感应线被配置成在MTJ处产生磁场。
磁阻随机存储器

[发明专利]形成磁隧道结的顶部接触的方法-CN201980060105.7在审
发明人：薛林;安在洙;曾信伟;马亨德拉·帕卡拉 -专利权人：应用材料公司
申请日： 2019-08-26 - 公布日： 2021-04-30 - 主分类号： H01L43/12 文献下载
摘要：更具体地，本公开内容的实施方式关于用于在存储器装置中制造MTJ结构的方法。在一个实施方式中，方法包括以下步骤：形成MTJ结构；在MTJ结构的顶部和侧部上沉积封装层；在封装层上沉积介电材料；通过化学机械平坦化(CMP)处理来移除设置在MTJ结构的顶部上的介电材料和封装层，以暴露MTJ结构的顶部；及在MTJ结构上沉积接触层。方法利用CMP处理而不利用蚀刻处理来暴露MTJ结构的顶部，这避免损坏MTJ结构并导致在MTJ结构与接触层之间的改善的电接触。
形成隧道顶部接触方法

[发明专利]一种存储器件及其制作方法-CN202011130662.2在审
发明人：陈雪飞;何世坤 -专利权人：浙江驰拓科技有限公司
申请日： 2020-10-21 - 公布日： 2021-01-22 - 主分类号： H01L27/22 文献下载
摘要：本发明提供了一种存储器件及其制作方法，存储器件包括多个阵列排布的MTJ存储单元，任意两个相邻的MTJ存储单元中的MTJ膜层位于不同层，基于此，在相邻两个MTJ存储单元距离不变的情况下，可以相对增大同一层中相邻两个MTJ膜层的距离，进而可以降低同一层中MTJ膜层结构的密度，提高刻蚀对MTJ膜层侧壁的清洗能力，减少刻蚀产生的金属沉积量，改善金属沉积量增加导致的短路等问题。此外，在同一层中相邻两个MTJ膜层的距离满足清洗能力的情况下，也可以相对缩小相邻两个MTJ存储单元的距离，即相对增大MTJ存储单元的密度。
一种存储器件及其制作方法

[发明专利]一种自旋多数门器件及逻辑电路-CN201710942056.2有效
发明人：游龙;李欣 -专利权人：华中科技大学
申请日： 2017-10-11 - 公布日： 2020-08-18 - 主分类号： H01L43/02 文献下载
摘要：本发明公开了一种自旋多数门器件及逻辑电路，自旋多数门器件包括三个输入MTJ和一个输出MTJ，三个输入MTJ的自由层和输出MTJ自由层相互连接，三个输入MTJ自由层磁化方向由注入电流的方向和大小决定，输出MTJ自由层磁化方向受其他三个MTJ自由层磁化方向的共同影响，输出MTJ自由层磁化方向和固定层磁化共同决定其阻态。通过向重金属层注入平行于膜面的电流改变固定层磁化方向，从而改变输出MTJ的阻态。通过将前一个自旋多数门器件自由层与后一个自旋多数门器件自由层通过连接桥连接，并向前一个自旋多数门器件的输出MTJ注入传递电流，实现两个自旋多数门器件的信息互联。
一种自旋多数器件逻辑电路

[发明专利]一种MTJ器件和MTJ器件的制备方法-CN202010403425.2有效
发明人：罗飞龙;何世坤;杨晓蕾 -专利权人：浙江驰拓科技有限公司
申请日： 2020-05-13 - 公布日： 2022-07-26 - 主分类号： H01L43/08 文献下载
摘要：本发明公开了一种MTJ器件，包括：钉扎层、参考层、势垒层以及自由层；其中，钉扎层和参考层为当MTJ器件在最高工作温度状态下，在自由层产生的净磁场差值不大于最大Hoffset值对应的磁性层；最大Hoffset值为在最高工作温度状态下，MTJ器件对数据保存时长不小于预设时长时，对应的MTJ器件最大的Hoffset值。本申请中的MTJ器件在最高工作温度下的Hoffset值接近为0，使得MTJ器件在工作发热等状态下也能保持较好的工作性能，进而提高MTJ器件高温工作状态下对数据的保存时长，保证MTJ器件的工作性能，有利于MTJ器件的广泛应用。本申请还提供了一种MTJ器件的制备方法，具有上述有益效果。
一种 mtj 器件制备方法

[发明专利]存储单元与存储器-CN201710088549.4有效
发明人：杨成成;李辉辉;孟皓;陆宇;刘波 -专利权人：中电海康集团有限公司;浙江驰拓科技有限公司
申请日： 2017-02-17 - 公布日： 2021-08-27 - 主分类号： G11C11/16 文献下载
摘要：该存储单元包括MTJ模块，MTJ模块包括第一MTJ、第二MTJ以及设置在第一MTJ与第二MTJ间的压电层，第一MTJ包括由下至上依次设置的第一参考层、第一隔离层与第一自由层；第二MTJ设置在压电层的远离第一MTJ的表面上，第二MTJ包括由下至上依次设置的第二自由层、第二隔离层与第二参考层，且第一参考层与第二参考层的磁化方向相同，第一参考层的磁化方向与第一自由层的磁化方向的位置关系为第一位置关系，第二参考层的磁化方向与第二自由层的磁化方向的位置关系为第二位置关系，当第一位置关系与第二位置关系相同时，第一MTJ与第二MTJ的电阻值不相等。
存储单元存储器

[发明专利]形成MRAM器件的方法及MRAM器件-CN202211682071.5在审
发明人：陈威全;许宏辉;李志远;徐移恒 -专利权人：芯合半导体公司
申请日： 2022-12-27 - 公布日： 2023-03-07 - 主分类号： H10B61/00 文献下载
摘要：所述形成方法中，在半导体衬底上的下金属层上方形成MTJ叠层并通过第一刻蚀形成MTJ部件，暴露出所述MTJ叠层下方的部分底电极层或部分导通孔，然后通过氧化处理使MTJ部件侧壁的导电性再沉积物以及MTJ部件周围被暴露的部分底电极层或部分导通孔氧化，接着再进行入射蚀刻角小于45°的第二刻蚀，去除形成于所述MTJ部件侧壁的氧化层，所述第二刻蚀的入射蚀刻角较小，便于充分去除所述MTJ部件侧壁的氧化层以及可能对MTJ部件性能产生影响的侧壁损伤部分，确保MTJ部件的可靠性。
形成 mram 器件方法

[发明专利]一种双重图形技术图案化磁性隧道结的方法-CN201610332823.3有效
发明人：张云森 -专利权人：上海磁宇信息科技有限公司
申请日： 2016-05-18 - 公布日： 2020-07-14 - 主分类号： H01L43/12 文献下载
摘要：本发明提供了一种双重图形技术图案化磁性隧道结的方法，步骤如下：提供具有MTJ多层膜结构的基底；在基底上依次形成Ta膜层和介电膜层；采用与MTJ相反的图案进行图案化定义；对定义好的MTJ相反图案进行修剪，对BRAC进行刻蚀，将MTJ相反图案转移到介电膜层，形成相反图案衬底；沉积一层介电质在MTJ相反图案衬底；对介电质进行回刻；氧气干刻蚀工艺除去PR和BARC，以完成对MTJ的图案化定义；反应离子束刻蚀图案化定义好的双层掩模，使图案顺利转移到MTJ膜层；采用CH3OH等气体干刻蚀MTJ膜层，以完成MTJ的图案化。
一种双重图形技术图案磁性隧道方法

[发明专利]抗热干扰和具有高写入效率的磁随机存取存储器设备-CN200410061664.5无效
发明人：永濑俊彦;与田博明;吉川将寿;甲婓正;岸达也;相川尚德;上田知正 -专利权人：株式会社东芝
申请日： 2004-06-23 - 公布日： 2005-02-02 - 主分类号： G11C11/15 文献下载
摘要：本发明的磁随机存取存储器设备使“0”、“1”的信息与具有非磁性层和2层磁性层的MTJ元件的因2层磁性层的磁化排列状态而变化的电阻值对应。在与MTJ元件接近配置的写入布线中流过电流而产生感应磁通，并使MTJ元件的2层磁性层中的一个的记录层的磁化变化而写入信息的MRAM中，MTJ元件是2层磁性层的磁化方向朝向膜面垂直方向的垂直型的MTJ元件写入布线被配置在与MTJ元件的厚度方向垂直的方向上，在MTJ元件的磁性层的磁化方向上施加产生的磁场。磁轭从厚度方向夹着MTJ元件，向MTJ元件的磁性层施加基于写入布线而产生的磁场。
抗热干扰具有写入效率随机存取存储器设备

[发明专利]半导体元件-CN202110748672.0在审
发明人：王柏伟;施易安;马焕淇 -专利权人：联华电子股份有限公司
申请日： 2021-07-02 - 公布日： 2023-01-03 - 主分类号： G11C11/16 文献下载
摘要：本发明公开一种半导体元件，其主要包含一感测放大器、第一磁性隧穿结(magnetic tunneling junction,MTJ)沿着第一距离连接该感测放大器、第二MTJ沿着第二距离连接该感测放大器以及第三MTJ沿着第三距离连接该感测放大器，其中第一距离小于第二距离，第二距离小于第三距离，第一MTJ的临界尺寸小于第二MTJ的临界尺寸，且第二MTJ的临界尺寸小于第三MTJ的临界尺寸。
半导体元件

[发明专利]半导体器件、存算芯片、集成电路产品及操作方法-CN202211209170.1在审
发明人：赵东艳;潘成;王于波;邵瑾;付振;陈燕宁;潘彪;张鹏;庞振江;王文赫 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司;北京航空航天大学
申请日： 2022-09-30 - 公布日： 2023-02-24 - 主分类号： G11C11/4097 文献下载
摘要：所述半导体器件包括：N个MTJ单元，任一MTJ单元包括至少两个MTJ；控制单元，用于对所述N个MTJ单元执行写入操作和读取操作；所述控制单元用于选通地控制所述写入操作的电流，将被运算比特序列写入至M个MTJ单元中的MTJ，M为运算比特序列的比特数；所述控制单元用于基于所述运算比特序列，选通地控制运算操作的电流，注入所述M个MTJ单元中的MTJ，以及用于控制流出所述M个MTJ单元的电流，注入或流出电流的控制持续时间为锁定值与单位时间的乘积值；所述控制单元用于基于所述M个MTJ单元的流出电流的读出值，确定运算结果。
半导体器件芯片集成电路产品操作方法

[实用新型]测试结构-CN202022218828.8有效
发明人：哀立波;杨晓蕾 -专利权人：浙江驰拓科技有限公司
申请日： 2020-09-30 - 公布日： 2021-05-11 - 主分类号： G11C29/02 文献下载
摘要：本申请提供了一种测试结构，包括：待测试结构，包括两个MTJ，分别为第一MTJ和第二MTJ；第一测试电极组，至少包括一个第一测试电极，第一测试电极与第一MTJ电连接，第一测试电极组用于给第一MTJ提供电压，使第一MTJ发生翻转；第二测试电极组，至少包括一个第二测试电极，第二测试电极与第二MTJ电连接，第二测试电极组用于给第二MTJ提供电压，使第二MTJ发生翻转，其中，第一测试电极的个数和第二测试电极的个数相同该测试结构避免了因第一测试电极和第二测试电极的差异对MTJ均一性测试结果造成影响，有效地减小了测试过程中其他因素导致的测试误差，保证了测试结果更加准确。
测试结构

[发明专利]MTJ器件及其制作方法以及MRAM-CN202111032793.1在审
发明人：毛永吉;叶甜春;罗军;赵杰 -专利权人：广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-09-03 - 公布日： 2021-11-30 - 主分类号： H01L43/08 文献下载
摘要：本发明提供了一种MTJ器件及其制作方法以及MRAM，该MTJ器件包括：衬底；设置在所述衬底上的叠层结构，所述叠层结构具有多层依次层叠的功能层；所述叠层结构包括：第一部分MTJ、第二部分MTJ和第三部分MTJ；所述第一部分MTJ中任一所述功能层的延伸方向与所述第三部分MTJ中同一所述功能层的延伸方向平行，且垂直于所述第二部分MTJ中同一所述功能层的延伸方向；所述第一部分MTJ中任一所述功能层与所述第三部分MTJ中同一所述功能层位于所述第二部分MTJ中同一所述功能层的两侧。
mtj 器件及其制作方法以及 mram

[发明专利]存储器、其写入方法与读取方法-CN201810714151.1在审
发明人：熊保玉;何世坤;刘少鹏 -专利权人：中电海康集团有限公司
申请日： 2018-06-29 - 公布日： 2020-01-07 - 主分类号： G11C11/404 文献下载
摘要：该存储器包括多个存储单元，各存储单元包括一个MOS管、N个串联的MTJ、位线、字线和源线，N个MTJ设置在MOS管的表面上且沿远离MOS管方向上依次叠置设置，N个MTJ中，与MOS管距离最小的MTJ为底端MTJ，与MOS管距离最大的MTJ为顶端MTJ，底端MTJ的一端与MOS管的源极和漏极中的一个电连接，源线与源极和漏极中的另一个电连接，顶端MTJ的一端与位线电连接，MOS管的栅极和字线电连接，N≥2，
存储器存储单元电连接底端漏极位线源极源线读取高密度存储字线电叠置字线串联写入存储申请

[发明专利]一种基于MTJ器件的RS触发器-CN202110821030.9有效
发明人：宫月红;王晨旭;罗敏;王新胜;常亮;蔡济济;石薇 -专利权人：山东交通学院;哈尔滨工业大学(威海);中国科学院微小卫星创新研究院
申请日： 2021-07-20 - 公布日： 2022-12-06 - 主分类号： H03K3/356 文献下载
摘要：一种基于MTJ器件的RS触发器，涉及集成电路技术领域。本发明是为了解决传统的RS触发器中存在空翻且抗干扰能力差的问题。本发明所述的一种基于MTJ器件的RS触发器，包括：双路预充电敏感放大器、CMOS双轨电路、两对MTJ器件和两路写入电路，两路写入电路分别用于向两对MTJ器件写入信息，双路预充电敏感放大器通过CMOS双轨电路读取两对MTJ器件中存储的信息。本发明应用两对MTJ器件结合CMOS电路实现RS触发器功能。MTJ具有非易失性的特点，在读取阶段，MTJ里的存储内容不会发生变化。增加写入电路能够控制MTJ在写入模式和读取模式之间切换。
一种基于 mtj 器件 rs 触发器