“mtj”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果917个，建议您升级VIP下载更多相关专利

[发明专利]半导体元件-CN202011354032.3在审
发明人：王慧琳;林俊贤 -专利权人：联华电子股份有限公司
申请日： 2020-11-27 - 公布日： 2022-05-31 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件，其应用于物联网，该半导体元件主要包含一阵列区域设于基底上以及一圈虚置磁性隧穿结(magnetic tunneling junction,MTJ)图案环绕该阵列区域，其中虚置MTJ图案又包含多个MTJ以及一圈金属内连线图案重叠MTJ并环绕阵列区域。此外半导体元件另包含一间隙设于该阵列区域以及该圈虚置MTJ图案之间。
半导体元件

[发明专利]伸长的磁阻式隧道结结构-CN201310231336.4有效
发明人：于淳;郑凯文;江典蔚;陈东呈 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-06-09 - 公布日： 2021-02-26 - 主分类号： H01L43/08 文献下载
摘要：本发明公开了一种磁阻式隧道结(MTJ)器件，包括形成到衬底上的伸长的MTJ结构，所述MTJ结构包括磁性基准层和隧道阻挡层。所述MTJ结构还包括设置到所述隧道阻挡层上的多个分离的自由磁区。所述伸长的MTJ结构的长宽比为使得所述磁性基准层的磁场以单一方向固定。本发明还公开了一种伸长的磁阻式隧道结结构。
伸长磁阻隧道结构

[发明专利]磁阻式随机存取存储器-CN201910384092.0有效
发明人：黄鼎翔;盛义忠;薛胜元;李国兴;康智凯 -专利权人：联华电子股份有限公司
申请日： 2019-05-09 - 公布日： 2023-10-13 - 主分类号： H10B61/00 文献下载
摘要：本发明公开一种磁阻式随机存取存储器，其中半导体元件主要包含一基底，一磁性隧穿接面(magnetic tunneling junction,MTJ)区域以及一逻辑区域设于基底上，一MTJ设于该MTJ区域上以及一第一金属内连线设于该MTJ上，其中该MTJ的上视剖面包含一圆形且该第一金属内连线的上视剖面包含一平椭圆重叠该圆形。
磁阻随机存取存储器

[发明专利]形成磁隧道结结构的方法-CN200980107634.4有效
发明人：李霞 -专利权人：高通股份有限公司
申请日： 2009-02-23 - 公布日： 2011-01-26 - 主分类号： H01L43/12 文献下载
摘要：在特定说明性实施例中，揭示一种形成磁隧道结(MTJ)装置的方法，其包括在衬底(1400)中形成沟槽(1514)。所述方法进一步包括在所述沟槽内沉积磁隧道结(MTJ)结构(1516)。所述MTJ结构包括底部电极(1518)、固定层、隧道势垒层、自由层及顶部电极(1522)。所述方法还包括平坦化所述MTJ结构。在特定实例中，使用化学机械平坦化(CMP)工艺平坦化所述MTJ结构。
形成隧道结构方法

[发明专利]磁性隧道结存储元件及其制造方法-CN201180016094.6无效
发明人：陈维川;升·H·康 -专利权人：高通股份有限公司
申请日： 2011-03-25 - 公布日： 2012-12-12 - 主分类号： H01L43/08 文献下载
摘要：揭示用于形成磁性隧道结MTJ存储元件的方法及所形成的MTJ存储元件。所述MTJ存储元件包括MTJ堆叠，所述MTJ堆叠具有钉扎层堆叠、势垒层及自由层。蚀刻所述间隔件层及所述MTJ堆叠的剩余部分。在所述间隔件层及所述MTJ堆叠上沉积保护性覆盖层。特定来说，所述调整层在光致抗蚀剂移除过程期间保护所述自由层不受氧灰化。
磁性隧道结存元件及其制造方法

[发明专利]半导体元件及其制作方法-CN202010645397.5在审
发明人：刘家玮;方嘉锋;林俊贤 -专利权人：联华电子股份有限公司
申请日： 2020-07-07 - 公布日： 2022-01-07 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法包括，主要先形成一磁性隧道结(magnetic tunneling junction,MTJ)堆叠结构于一基底上，然后先进行一蚀刻制作工艺去除部分该MTJ堆叠结构以形成一MTJ，进行一沉积制作工艺以形成聚合物于MTJ侧壁，再去除聚合物以于MTJ侧壁形成粗糙表面。此外MTJ包含一固定层设于基底上、一阻障层设于固定层上以及一自由层设于阻障层上，其中粗糙表面可设于固定层、阻障层以及/或自由层侧壁。
半导体元件及其制作方法

[发明专利]在平坦化电极上的磁性隧道结-CN201180005887.8有效
发明人：升·H·康;李霞;陈维川;李康浩;朱晓春;徐华南 -专利权人：高通股份有限公司
申请日： 2011-01-14 - 公布日： 2012-10-24 - 主分类号： H01L43/08 文献下载
摘要：制造一种直接接触的磁性隧道结MTJ，其具有较低电阻、改进的合格率和较简单的制造。所述较低电阻改进所述MTJ中的读取与写入过程两者。将所述MTJ层(126)沉积在底部电极(124)上且与底部金属(122)对准。可邻近所述底部金属而沉积蚀刻止挡层(302)，以防止围绕所述底部金属的绝缘体过度蚀刻。在沉积所述MTJ层之前平坦化所述底部电极以提供实质上扁平表面。另外，可在所述MTJ层之前将下层(202)沉积在所述底部电极上以促进MTJ的所要特性。
平坦电极磁性隧道

[发明专利]具有反向MTJ连接的OTP单元-CN201380047386.5有效
发明人： J·P·金;T·金;K·李;S·H·韩;X·李;W·N·许 -专利权人：高通股份有限公司
申请日： 2013-09-13 - 公布日： 2017-08-22 - 主分类号： G11C11/16 文献下载
摘要：一种一次性编程(OTP)装置单位单元，包括具有反向连接的磁隧道结(MTJ)，该反向连接用于在编程期间将该MTJ置于反平行电阻状态。在MTJ的反平行电阻状态中增大的MTJ电阻导致了较高的编程电压，此较高的编程电压减小了编程时间和编程电流。
具有反向 mtj 连接 otp 单元

[发明专利]半导体器件及其形成方法-CN202211406598.5在审
发明人：沈柏志;刘光益;刘中伟;梁晋魁;邱意为;林进兴;许立德;蔡瀚霆;吴正一;林世和 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-29 - 公布日： 2023-01-10 - 主分类号： H10N50/10 文献下载
摘要：在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。
半导体器件及其形成方法

[发明专利]磁性随机存储器的制作方法以及磁性随机存储器-CN202210357024.7在审
发明人：冀正辉;刘俊 -专利权人：中电海康集团有限公司
申请日： 2022-04-06 - 公布日： 2023-10-24 - 主分类号： H10N50/01 文献下载
摘要：本申请提供了一种磁性随机存储器的制作方法以及磁性随机存储器，该方法包括：提供基底；在基底的裸露表面上依次形成多个结构层，结构层包括沟槽以及位于沟槽中的一个MTJ膜层，任意两个相邻的MTJ膜层的侧壁不在同一个平面上，多个结构层对应的多个MTJ膜层从远离基底的方向上依次至少包括参考层、隧穿层以及自由层。该方法中，通过分层形成MTJ膜层，且使得各MTJ膜层的侧壁不在同一个平面上，从而使得不同MTJ膜层在横向空间上呈现隔断和不连续的状态，进而解决了现有技术的在MTJ制备过程中容易产生边界短路的问题。
磁性随机存储器制作方法以及

[发明专利]半导体器件制造方法-CN201110453192.8有效
发明人：王新鹏;张海洋 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2011-12-30 - 公布日： 2013-07-03 - 主分类号： H01L43/12 文献下载
摘要：该方法首先在形成有接合连接盘和导通连接盘的衬底上依次沉积磁隧道结(MTJ)层和消耗电介质层。接着，在消耗电介质层中与接合连接盘相对应的位置处构图形成符合设计的MTJ尺寸的开口。最后，以该金属层作为掩模，刻蚀其下的MTJ层，以形成具有设计尺寸的MTJ元件。本公开实施例的方法以基本上不受刻蚀处理影响的金属作为掩模来刻蚀MTJ层，并且减少或避免了对MTJ元件进行平坦化处理和干法刻蚀的工序，从而能够制造尺寸精确定义的且无损伤的MTJ元件。
半导体器件制造方法

[发明专利]嵌入MRAM的集成电路及该集成电路的制备方法-CN201010261538.X有效
发明人：倪景华;吴金刚;朱虹;金正起 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2010-08-24 - 公布日： 2012-03-14 - 主分类号： H01L27/22 文献下载
摘要：本发明公开了一种嵌入MRAM的集成电路，该集成电路将MTJ单元及MTJ单元之后的互连层金属分别制备在不同的半导体衬底上，并通过穿透硅通孔(TSV，Through Silicon Via)实现电性连接，从而避免了制备MTJ单元之后的互连层金属的高温处理对MTJ单元造成的影响，提高了MRAM的性能；同时，还提供一种嵌入MRAM的集成电路的制备方法，该方法将半导体器件、MTJ单元以及MTJ单元之后的互连层金属制备在不同的半导体衬底上，并通过在半导体衬底上开设穿透硅通孔实现MRAM与CMOS电路的三维集成，该方法避免了高温对MTJ单元造成的影响，提高了MRAM的性能。
嵌入 mram 集成电路制备方法

[发明专利]MRAM存储阵列-CN201910229001.6有效
发明人：杨保林;熊保玉;承祎琳;何世坤 -专利权人：中电海康集团有限公司;浙江驰拓科技有限公司
申请日： 2019-03-25 - 公布日： 2022-06-24 - 主分类号： G11C11/16 文献下载
摘要：本发明提供一种MRAM存储阵列，包括：按矩形阵列形式排布的多个存储单元，所述存储单元包括MTJ单元，所述MTJ单元的磁化方向为沿MTJ薄膜生长方向，阵列中相邻两个所述存储单元中的MTJ单元的的顶部设有共用的磁性电极，阵列中全部磁性电极的排列方向相同，所述磁性电极用于为相邻两个所述存储单元中的MTJ单元提供一个磁矩以辅助所述MTJ单元的自由层实现翻转；其中，所述存储单元中的MTJ单元的截面形状为圆形形状，相邻两个所述存储单元共用的所述磁性电极的截面形状为具有长轴和短轴的几何形状
mram 存储阵列

[发明专利]半导体器件及其形成方法-CN201911205480.4有效
发明人：沈柏志;刘光益;刘中伟;梁晋魁;邱意为;林进兴;许立德;蔡瀚霆;吴正一;林世和 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-11-29 - 公布日： 2022-11-29 - 主分类号： H01L27/22 文献下载
摘要：在所述底部电极层上方形成磁隧道结(MTJ)层。在所述MTJ层上方形成顶部电极层。图案化所述顶部电极层。在图案化所述顶部电极层之后，在所述MTJ层和所述底部电极层上实施一个或者多个工艺周期。图案化的顶部电极层、图案化的MTJ层、以及图案化的底部电极层形成MTJ结构。所述一个或者多个工艺周期的每一个包括：在所述MTJ层和所述底部电极层上以第一持续时间实施蚀刻工艺，以及在所述MTJ层和所述底部电极层上以第二持续时间实施磁处理。
半导体器件及其形成方法

[发明专利]存储单元与具有其的存储器-CN201710802669.6在审
发明人：刘瑞盛;杨成成 -专利权人：中电海康集团有限公司
申请日： 2017-09-07 - 公布日： 2019-03-15 - 主分类号： H01L43/08 文献下载
摘要：该存储单元包括第一MTJ和第二MTJ，第一MTJ包括极化层，在其高度方向上的任意截面具有第一表面积，第二MTJ包括参考层，且第一MTJ和第二MTJ共用自由层，在其高度方向上的任意截面具有第二表面积，第一表面积大于第二表面积当一定量的电流通过第二MTJ时，自由层的磁化方向通过磁旋转移力矩效应发生翻转，当第参考层和自由层的磁化方向平行或反平行时，该第二MTJ的电阻呈现低、高阻态，且上述极化层和自由层通过第一非磁性层隔离，其磁化方向和自由层的磁化方向相垂直
自由层存储器磁化方向存储单元参考层极化层磁化方向平行新型器件结构电流通过非磁性层力矩效应写入电流翻转反平行高阻态电阻写入垂直隔离