“H03K3/356”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果415个，建议您升级VIP下载更多相关专利

[发明专利]时钟同步与自适应切换电路及方法、时钟电路-CN202310970276.1在审
发明人：戴怡飞;吴光勋 -专利权人：重庆长安汽车股份有限公司
申请日： 2023-08-02 - 公布日： 2023-10-24 - 主分类号： H03K3/356 文献下载
摘要：本发明涉及时钟同步技术领域，公开了时钟同步与自适应切换电路及方法、时钟电路，包括：控制模块基于控制信号及压控晶振的反馈信号，得到第一电压信号，第一电压信号用于在自动运行模式下控制压控晶振的输出频率；电阻调节模块基于调节信号调节所阻值后，输出第二电压信号，第二电压信号用于在手动运行模式下控制压控晶振的输出频率；控制模块按照预设优先级，通过控制开关模块的通断状态，使得第一电压信号或者第二电压信号输送至压控晶振。本发明控制模块按照预设优先级，实现自动模式与手动模式之间的切换，从而解决了现有技术中的当外部输入改变时，需要手动切换时钟的问题。
时钟同步自适应切换电路方法

[发明专利]多位触发器电路-CN202310175714.5在审
发明人：崔源显;黄铉澈;金珉修 -专利权人：三星电子株式会社
申请日： 2023-02-28 - 公布日： 2023-10-17 - 主分类号： H03K3/356 文献下载
摘要：一种多位触发器包括第一位触发器和第二位触发器。所述第一位触发器包括：输入多路选择器，其接收第一数据位和第二数据位，并且输出所述第一数据位和所述第二数据位之一作为第三数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第一输出数据位。所述第二位触发器包括：输入多路选择器，其接收第四数据位和所述第一输出数据位，并且输出所述第四数据位和所述第一输出数据位之一作为第五数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第二输出数据位。所述第一输出数据位从所述第一位触发器沿着外部导线被提供给所述第二位触发器。
触发器电路

[发明专利]半导体器件以及输入信号控制方法-CN202310374646.5在审
发明人：石岛航 -专利权人：瑞萨电子株式会社
申请日： 2023-04-10 - 公布日： 2023-10-17 - 主分类号： H03K3/3565 文献下载
摘要：本公开的一个或多个实施例涉及一种半导体器件以及输入信号控制方法。即使当输入噪声出现时，也要避免输入电路滞后特性的劣化。输入端子侧的输入‑输出电路和输入‑输出电路的输出端子侧，在相邻输出端子的输出切换时，输入电路的输出掩蔽输入电路的输入端子侧的输入，以保持先前值。
半导体器件以及输入信号控制方法

[发明专利]一种高速多输出锁存器电路-CN202310871840.4在审
发明人：刘迎晨;李靖;张天赐;王燕宁;张雨恒;张中;宁宁;于奇 -专利权人：电子科技大学
申请日： 2023-07-14 - 公布日： 2023-10-13 - 主分类号： H03K3/356 文献下载
摘要：本发明属于模拟数字转换技术领域，具体为一种高速多输出锁存器电路，适用于逐次逼近型模数转换器电路。本发明通过分别设置PMOS晶体管和NMOS晶体管充分利用各个信号之间的相互联系，同时进行复位和锁存，对比传统的高速SAR逻辑锁存器架构，仅由一个时钟信号控制复位和锁存，在略微增加延时的情况下，极大地降低了额外需要的逻辑电路的规模和复杂程度。本发明不需要比较器提供额外的复位或锁存控制信号，极大地简化了电路的规模和复杂程度，能输出四个控制信号，降低了芯片的面积；解决了现有高速SAR逻辑锁存电路结构存在的逻辑电路大、需要多个时钟控制信号，且仅能输出两个控制信号的缺点。
一种高速输出锁存器电路

[发明专利]可切换工作点的高性能施密特触发器及切换工作点方法-CN202011614038.X有效
发明人：刘天奇;蔡小五;杨广文;甘霖;李博 -专利权人：国家超级计算无锡中心
申请日： 2020-12-30 - 公布日： 2023-09-12 - 主分类号： H03K3/3565 文献下载
摘要：本发明提供的可切换工作点的高性能施密特触发器，涉及半导体集成电路设计领域，包括正向阈值调节模块、负向阈值调节模块和选通信息号模块，通过选通信号模块，能够在两种工作点之间的切换，既能够保证电路的多信号兼容能力，也能够保证在各个工作点保持良好的抗干噪声扰能力。
切换工作性能施密特触发器方法

[发明专利]基于铁电晶体管的施密特触发器及多谐振荡器-CN202210142851.4在审
发明人：任天令;赵瑞婷;鲁添;刘厚方;赵晓玥;邵明昊;杨轶;伍晓明 -专利权人：清华大学
申请日： 2022-02-16 - 公布日： 2023-08-25 - 主分类号： H03K3/3565 文献下载
摘要：本发明提供一种基于铁电晶体管的施密特触发器及多谐振荡器，该触发器包括：构成CMOS反相器的第一元件和第二元件，两元件分别为n型铁电晶体管和p型晶体管，源极分别接地与VDD，或者两元件分别为p型铁电晶体管和n型晶体管，源极分别接VDD与地；两元件的栅极相连作为输入，漏极相连作为输出；或者，第一元件和第二元件构成伪NMOS反相器，其中，第一元件为n型铁电晶体管，第二元件为负载，第一元件通过负载连接至VDD端，第一元件的源极接地，栅极与漏极分别作为输入和输出。该触发器电路结构简单，仅仅通过两个元件便可实现施密特触发器功能，面积小，功耗低。同时减少制备加工工艺难度，减少加工成本，综合性能优越。
基于晶体管施密特触发器多谐振荡器

[发明专利]施密特触发反相器电路-CN201811466959.9有效
发明人：齐藤功 -专利权人：富士电机株式会社
申请日： 2018-12-03 - 公布日： 2023-08-25 - 主分类号： H03K3/3565 文献下载
摘要：本发明提供一种施密特触发反相器电路，抑制施密特触发反相器电路中的贯通电流的产生。施密特触发反相器电路(SINVa)具备：CMOS反相器(CI)，其输入及输出分别与所述施密特触发反相器电路的输入及输出连接；第一晶体管(MN3)，其栅极与所述CMOS反相器的输出连接；以及第一限流元件(DEP1)，其与所述第一晶体管串联连接。
施密特触发反相器电路

[发明专利]一种基于DICE的抗多节点和时钟单粒子翻转的锁存器-CN202310343632.7在审
发明人：杜芊;李同德;于春青;王亚坤;朱永钦;苑靖爽;鲍一豪;孙雨;王亮 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2023-03-31 - 公布日： 2023-08-22 - 主分类号： H03K3/3562 文献下载
摘要：本发明一种基于DICE的抗多节点单粒子翻转和时钟信号单粒子翻转的D型锁存器。通过设计由1个C单元及延迟结构组成的输入电路，可以抵抗输入信号的单粒子瞬态脉冲；由4个时钟控制的传输单元、DICE结构组成的锁存电路和由3个C单元及1个反相器组成的输出电路，可以抵抗多节点单粒子翻转；由4个反相器组成的双时钟信号电路使得锁存器可以抵抗时钟信号单粒子翻转。
一种基于 dice 节点时钟粒子翻转锁存器

[发明专利]一种D触发器-CN202310627159.5在审
发明人：陈铭易;丁立 -专利权人：上海交通大学
申请日： 2023-05-30 - 公布日： 2023-08-11 - 主分类号： H03K3/356 文献下载
摘要：本发明涉及一种D触发器，包括第一输入端、时钟端、复位端、第一输出端、第一输入模块、第一转换模块、第一输出模块、第一复位模块和第二复位模块；所述第一输入模块输出端电连接所述第一转换模块第二输入端，所述第一输入模块、第一转换模块和第一输出模块，在时钟信号CLK的控制下完成第一输入信号D的转换，实现所述D触发器第一输出信号Q输出；所述第一复位模块、所述第二复位模块在复位信号RST的作用下，配合第一转换模块共同控制第二节点B1的电位，实现所述D触发器第一输出信号Q复位。有益效果是具备复位功能，布线资源节约，版图设计简化，以及控制逻辑简化。
一种触发器

[发明专利]一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路-CN202011282372.X有效
发明人：林弥;陈俊杰;李路平;王旭亮;韩琪;罗文瑶;吕伟锋 -专利权人：杭州电子科技大学
申请日： 2020-11-17 - 公布日： 2023-08-11 - 主分类号： H03K3/356 文献下载
摘要：本发明公开了一种带异步置位复位的CMOS混合型边沿忆阻D触发器电路，电路具有非易失的特点并且带有异步置位复位功能。整个电路包括三个模块：前级忆阻D锁存器模块，后级忆阻D锁存器模块以及异步忆阻置位复位模块。前级忆阻D锁存器模块包括MOS管T1、T2、T3、T4和T5，忆阻器M1，电阻R1以及2个CMOS反相器N1和N2；后级忆阻D锁存器模块包括MOS管T6、T7、T8、T9和T10，忆阻器M2电阻R2以及2个CMOS反相器N5和N6；异步忆阻置位复位模块包括忆阻器M3、M4、M5、M6、M7、M8和M9，以及2个反相器N7和N8；还有用于时钟输入的2个CMOS反相器N3和N4。电路利用了Biolek阈值型忆阻器，该模型具有阈值特性以及记忆特性，利用这种忆阻器模型使得整个电路结构简单，响应速度快。
一种异步复位 cmos 混合边沿触发器电路

[发明专利]一种冗余互锁的抗多位单粒子翻转触发器电路-CN202310287650.8在审
发明人：苑靖爽;李同德;王亚坤;朱永钦;于春青;孙雨;鲍一豪;杜芊;王亮;王勇;赵元富 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2023-03-22 - 公布日： 2023-08-04 - 主分类号： H03K3/3562 文献下载
摘要：本申请公开了一种冗余互锁的抗多位单粒子翻转触发器电路，包括输入输出电路、传输门电路、时钟输出电路以及冗余互锁的主从锁存器电路。反相器电路用于反相输入数据信号D、时钟信号以及输出数据到触发器电路的输出端Q。传输门电路用于控制信号在主从锁存器中的传播。冗余互锁的主从锁存器电路用于锁存数据以及保证电路在受到单粒子辐射时信号保持正确的状态。本申请设计的电路，针对单粒子翻转，加固效果好，电路设计简单，易实现。
一种冗余互锁抗多位单粒子翻转触发器电路

[发明专利]抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路-CN202310369146.2在审
发明人：张彦龙;王亚坤;李同德;王亮;苑靖爽;王丹;吕曼;李东强 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2023-04-07 - 公布日： 2023-08-04 - 主分类号： H03K3/3562 文献下载
摘要：本发明公开了一种抗单粒子瞬态和抗单粒子翻转的抗辐射加固触发器电路，包括：反相器电路、时钟控制反相器电路、锁存单元、延迟电路和驱动反相器电路；第一反相器电路的输出端接第一时钟控制反相器电路的输入端和延迟电路的输入端；延迟电路的输出端接第二时钟控制反相器电路的输入端；第一时钟控制反相器电路的输出端接第一锁存单元和第三时钟控制反相器电路；第二时钟控制反相器电路的输出端接第一锁存单元和第四时钟控制反相器电路；第四时钟控制反相器电路的输出端接第二锁存单元；第三时钟控制反相器电路的输出端接第二锁存单元和驱动反相器电路。本发明可同时实现抗单粒子翻转加固和抗单粒子瞬态加固。
粒子瞬态翻转辐射加固触发器电路

[实用新型]一种高压高频交变电场信号发生装置-CN202320110320.7有效
发明人：汪漫;郝正奇;周天宏;孔华锋;张一枫;张锦涛 -专利权人：武汉商学院
申请日： 2023-01-19 - 公布日： 2023-07-28 - 主分类号： H03K3/3565 文献下载
摘要：一种高压高频交变电场信号发生装置，包括：壳体、信号发生电路板及两个信号接口。信号发生电路板用于产生电压在0‑2000V之间、频率在0.5‑10MHz之间的交变电场信号，壳体为导电金属制成的信号封闭盒，信号发生电路板固定设置于壳体内，两个信号接口均开设于壳体1的侧部，信号发生电路板上设置有可编程数字逻辑器件、驱动器、耦合器、功率放大器及升压线圈。本设计不仅可以通过数字模块与模拟模块配合，实现幅值高且稳定的射频周期振荡信号的输出，同时有效减小系统的体积功耗，而且通过调整可编程数字逻辑器件中的可调电阻，使方波信号频率与第二升压线圈谐振频率一致，有效提高了系统输出交变信号的幅度。
一种高压高频交变电场信号发生装置

[发明专利]组合逻辑电路-CN202180072545.1在审
发明人：田中义则;川上敦史 -专利权人：索尼半导体解决方案公司
申请日： 2021-10-07 - 公布日： 2023-07-18 - 主分类号： H03K3/356 文献下载
摘要：根据本公开的一方面的组合逻辑电路设置有：锁存电路，其使用包括NAND电路的单相时钟电路来配置；以及反相器电路，其将来自锁存电路的输出信号反相。
组合逻辑电路

[发明专利]一种基于忆阻器的延时双稳态电路-CN201710329528.7有效
发明人：蔡兵;王培元 -专利权人：湖北文理学院
申请日： 2017-05-11 - 公布日： 2023-07-18 - 主分类号： H03K3/3562 文献下载
摘要：本发明公开了一种基于忆阻器的延时双稳态电路，双稳态电路外接输入脉冲，双稳态电路的输出端分别与正反电流电路和待比较电压输出电路的输入端连接，正反电流电路的输出端与除法电路的输入端连接，除法电路的输出端输出一待比较电压，除法电路的输出端与比较器的正输入端连接，在双稳态电路输出的控制下，待比较电压输出电路输出另一待比较电压，待比较电压输出电路的输出端与比较器的负输入端连接，比较器的输出端即为所述延时双稳态电路的输出端。本发明由于在整个线路设计上采用了忆阻器与其它元件的科学组合，免除了外接电容或电感的麻烦，解决了现有技术中存在的诸多麻烦，设计科学紧凑，有利双稳态电路市场应用的更好开发。
一种基于忆阻器延时双稳态电路

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 415 条