“掺杂区域”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1171303个，建议您升级VIP下载更多相关专利

[发明专利]静电放电保护装置-CN201780072781.7有效
发明人： M·迪塞尼亚 -专利权人：德州仪器公司
申请日： 2017-12-21 - 公布日： 2023-09-22 - 主分类号： H01L27/04 文献下载
摘要：第一掺杂半导电区域(410)在所述衬底(408)中安置于所述表面(422)下方。第二掺杂半导电区域(420)安置于所述衬底(408)中，且在所述表面(422)与所述第一掺杂半导电区域(410)之间延伸。所述第二掺杂半导电区域(420)至少部分地接触所述第一掺杂半导电区域(410)。所述第一掺杂半导电区域(410)与所述第二掺杂半导电区域(420)一起界定隔离槽(424)。第三掺杂半导电区域(430)安置于所述隔离槽(424)中且接触所述表面(422)。所述第二掺杂半导电区域(420)与所述第三掺杂半导电区域(430)形成所述二极管(210)。所述隔离槽(424)中的至少一个开口(434)在所述衬底(408)与所述第三掺杂半导电区域(430)之间形成用于电流流动的电阻性路径。
静电放电保护装置

[发明专利]单片集成电容器-CN200510099688.4无效
发明人： T·阿恩博格 -专利权人：因芬尼昂技术股份公司
申请日： 2005-09-02 - 公布日： 2006-03-08 - 主分类号： H01L27/01 文献下载
摘要：一种具可变电容及形成于SOI基材的集成电容器，包括轻度掺杂至第一掺杂形式(P)的第一区域(12)，掺杂至与该第一掺杂形式相反的第二掺杂形式(N+)及放置于该第一区域的第一侧的第二区域(13)，掺杂至该第一掺杂形式(P+)及放置于该第一区域的第二侧(其相对于该第一侧)的第三区域(14)，位于该第一区域顶部的绝缘区域(15)，及在该绝缘区域(15)顶部第四经掺杂区域(16)。该第二及第四经掺杂区域连接至第一电极(17)，及该第三区域连接至第二电极(18)。该第四经掺杂区域(16)与该第三区域(14)横向分开一距离(d)以增加该可变电容的范围。
单片集成电容器

[发明专利]具有减少泄露阱衬底结的MOS晶体管-CN201380042425.2有效
发明人： T·J·伯德伦;A·查特吉 -专利权人：德克萨斯仪器股份有限公司
申请日： 2013-08-13 - 公布日： 2019-08-09 - 主分类号： H01L29/78 文献下载
摘要：金属氧化物半导体(MOS)晶体管(340)包括具有顶侧半导体表面(106)的衬底(105)，顶侧半导体表面(106)掺杂有具有基线掺杂水平的第一掺杂物类型。阱(210)在半导体表面中形成，掺杂有第二掺杂类型。阱形成具有阱耗尽区域(215)的阱衬底结。倒掺杂区域(220)在阱衬底结的下方，掺杂有第一掺杂物类型并在峰值第一掺杂物浓度的位置处具有高出基线掺杂水平5‑100倍之间的峰值第一掺杂物浓度，其中，在阱衬底结的两端具有零偏压时，倒掺杂区域的总剂量的至少90％在阱耗尽区域的底部的下方。源极区域(344)和漏极区域(345)在栅极结构的相对侧上。
衬底掺杂物掺杂半导体表面掺杂区域耗尽区域栅极结构基线顶侧金属氧化物半导体掺杂类型漏极区域源极区域零偏压位置处总剂量晶体管泄露

[发明专利]半导体器件的制作方法与半导体器件-CN201811392058.X在审
发明人：蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-21 - 公布日： 2020-05-29 - 主分类号： H01L27/108 文献下载
摘要：方法包括：提供具有沟槽隔离结构的第一导电类型的半导体衬底；于相邻沟槽隔离结构之间的半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行预先非晶化掺杂制程，以于第一掺杂区域上表层形成轻掺杂的非晶化区域，然后于非晶化区域进行第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；于有源区中形成字线沟槽，字线沟槽贯穿第二掺杂区域并部分贯穿第一掺杂区域；于字线沟槽中形成埋入式栅极结构本公开提供的制作方法可以在限制LDD区域宽度的同时提高LDD区域的活化离子浓度。
半导体器件制作方法

[发明专利]绝缘栅双极晶体管及其制作方法、IPM模块、以及空调器-CN201710873507.1在审
发明人：甘弟;冯宇翔 -专利权人：广东美的制冷设备有限公司
申请日： 2017-09-22 - 公布日： 2018-03-06 - 主分类号： H01L29/739 文献下载
摘要：其中所述绝缘栅双极晶体管包括半导体衬底，所述半导体衬底沿其厚度方向依次形成有集电极区、漂移区及有源区；所述集电极包括第一掺杂区域和第二掺杂区域；所述第一掺杂区域的掺杂浓度高于第二掺杂区域的掺杂浓度；且所述第二掺杂区域的体积是第一掺杂区域的体积的本方案中，设置所述集电极区的掺杂浓度不均匀，其中第一掺杂区域能够提高集电极区空穴注入的效率，而且能增加漂移区电子与空穴复合的速度，低掺杂区域的存在，使得集电极区的整体掺杂浓度不会很高，因此本发明技术方案能够同时降低所述绝缘栅双极晶体管的导通压降和关断时间
绝缘双极晶体管及其制作方法 ipm 模块以及空调器

[发明专利]一种太阳能电池选择性发射极的制备方法-CN201811269408.3有效
发明人：张俊兵;王玉林;陈泉阳 -专利权人：晶澳太阳能有限公司;晶澳（扬州）太阳能科技有限公司
申请日： 2018-10-29 - 公布日： 2021-02-26 - 主分类号： H01L31/0216 文献下载
摘要：本发明公开了一种太阳能电池选择性发射极的制备方法，该方法分别通过不同的扩散源对轻、重掺杂区域进行控制，使得轻、重掺杂区域在制备过程中能够灵活调节，从而获得更好性能的发射极。包括以下步骤：（1）提供硅基体；（2）在硅基体表面的非金属接触区域上设置含掺杂源扩散阻挡层，含掺杂源扩散阻挡层包括含有掺杂源的掺杂层，以及设置在掺杂层上的阻挡层；（3）对硅基体进行掺杂并使掺杂层中的掺杂源进入非金属接触区域，在硅基体表面设置有含源硅玻璃层的非金属接触区域形成选择性发射极的轻掺杂区域，在硅基体表面未设置含源硅玻璃层的金属接触区域形成选择性发射极的重掺杂区域。
一种太阳能电池选择性发射极制备方法

[发明专利]沟槽侧壁的表面掺杂方法及半导体器件-CN202111388116.3在审
发明人：夏志平;田浩洋;陈洪雷;孙样慧;温建功 -专利权人：杭州士兰集成电路有限公司;杭州士兰集昕微电子有限公司
申请日： 2021-11-22 - 公布日： 2022-03-04 - 主分类号： H01L21/762 文献下载
摘要：本申请公开了一种沟槽侧壁的表面掺杂方法及半导体器件，所述掺杂方法包括：提供一半导体衬底，所述半导体衬底中具有沟槽；基于所述沟槽形成扩散掺杂区域，所述沟槽的至少部分侧壁具有所述扩散掺杂区域；其中，位于所述沟槽侧壁的所述扩散掺杂区域的掺杂浓度沿着所述沟槽深度方向保持不变应用本发明提供的技术方案，基于半导体衬底上的沟槽形成扩散掺杂区域，相对于传统离子注入方式，在沿半导体衬底厚度的方向上，能够形成掺杂浓度保持不变的扩散掺杂区域。
沟槽侧壁表面掺杂方法半导体器件

[发明专利]光电检测器、图像传感器及图像传感器操作的方法-CN201610341351.8有效
发明人：杨大江;陈刚;杜利·毛;戴森·H·戴 -专利权人：豪威科技股份有限公司
申请日： 2016-05-20 - 公布日： 2020-01-07 - 主分类号： H01L27/146 文献下载
摘要：光电检测器包含安置在半导体材料中的第一掺杂区域及安置在所述半导体材料中的第二掺杂区域。所述第二掺杂区域电耦合到所述第一掺杂区域，且所述第二掺杂区域是与所述第一掺杂区域相反的多数电荷载子类型。所述光电检测器还包含安置在所述半导体材料中的沟槽中的量子点层，且所述量子点层电耦合到所述第二掺杂区域。传递门经安置以允许电荷从所述第二掺杂区域传递到浮动扩散区。
光电检测器图像传感器操作方法

[发明专利]CMOS器件及其制造方法-CN201010593032.9无效
发明人：吴孝嘉;郭立;韩广涛;颜剑 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2010-12-16 - 公布日： 2012-07-04 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种CMOS器件及其制造方法，所述CMOS器件，包括轻掺杂漏区域，所述轻掺杂漏区域中设置有一层掺杂层；所述掺杂层中掺杂的离子导电类型与轻掺杂漏区域中掺杂的离子导电类型相反。本发明所提供的CMOS器件及其制造方法中，在器件的轻掺杂漏区域中形成了一层掺杂层，且该掺杂层中掺杂的离子导电类型与轻掺杂漏区域中掺杂的离子导电类型相反，因此，当轻掺杂漏区注入剂量提高相应值时，所述掺杂层能够配合衬底加快轻掺杂区的耗尽速度，使其仍能达到全耗尽，这样既保证了该器件的击穿电压不变，又由于轻掺杂漏区浓度的提升，降低了器件的导通电阻，从而提高了器件的开态电流。
cmos 器件及其制造方法

[发明专利]IBC电池、电池组及制备方法-CN201610577347.1有效
发明人：王子谦;刘大伟;翟金叶;李锋;史金超;宋登元 -专利权人：英利能源（中国）有限公司
申请日： 2016-07-21 - 公布日： 2017-08-08 - 主分类号： H01L31/0224 文献下载
摘要：所述电池包括N型硅片，所述N型硅片的背光面被等分为上下两部分，每部分内设有一行若干列P型掺杂区域，P型掺杂区域之间或P型掺杂区域与所述硅片的边沿之间设有一个N型掺杂区域，形成交替相邻的P型掺杂区域和N型掺杂区域，上半部分中每个掺杂区域与之对应的下半部分中的掺杂区域通过同一条主栅线连接，每条主栅线上设有若干条副栅线，用于连接掺杂区域上的副栅区域。
ibc 电池电池组制备方法

[发明专利]半导体器件及其制造方法-CN202010579365.X有效
发明人：韩广涛 -专利权人：杰华特微电子股份有限公司
申请日： 2020-06-23 - 公布日： 2022-05-10 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体器件及其制造方法，该器件包括：衬底、外延层、源端区域、漏端区域、栅极结构和侧墙，该源端区域包括：P型阱区；至少一个第一注入区；至少一个第二注入区；第一浅掺杂区域；第二浅掺杂区域；形成于整个源区且覆盖全部第一注入区、第二注入区、第一浅掺杂区域和第二浅掺杂区域的第三注入区，其中，第三注入区为N型注入区，第三注入区的掺杂浓度大于第一和第二浅掺杂区域的掺杂浓度，且小于第一和第二注入区的掺杂浓度。本发明通过在源端区域增加了比浅掺杂区域的浓度更高的N型注入区，进而有效的降低源端与漏端之间的导通电阻。
半导体器件及其制造方法

[发明专利]一种异质结双极晶体管及其制备方法-CN200610165549.1无效
发明人：姚飞;薛春来;成步文;王启明 -专利权人：中国科学院半导体研究所
申请日： 2006-12-21 - 公布日： 2008-06-25 - 主分类号： H01L29/737 文献下载
摘要：一种异质结双极晶体管，包括：基片；基片上的第一掺杂类型的收集极区域，收集极区域包括收集区和收集极接触区；收集极区域上的第二掺杂类型的基极区域；基极区域之上的第一掺杂类型的发射极区域，发射极区域包括发射区和发射极帽层区域；以及发射极帽层区域、基极区域及收集极接触区上的电极；第一掺杂类型与第二掺杂类型相反；注入外基区的离子的掺杂类型与第二掺杂类型相同。本发明通过结合过腐蚀自对准工艺和离子注入工艺，对外基区进行掺杂，其效果是减小基区串联电阻，同时增加基区欧姆接触区厚度，保证充分合金，提高成品率。
一种异质结双极晶体管及其制备方法

[发明专利]一种TOPCon电池及其制备方法-CN202310633834.5在审
发明人：金竹;毛卫平;杨阳;周晓炜;张明明;叶风;付少剑;潘利民 -专利权人：滁州捷泰新能源科技有限公司
申请日： 2023-05-31 - 公布日： 2023-08-22 - 主分类号： H01L31/0224 文献下载
摘要：本发明公开了一种TOPCon电池及其制备方法，属于TOPCon电池技术领域，包括单晶硅片，其背面从内到外依次设置有隧穿层、掺杂多晶硅层、背面减反射层和背面金属电极；掺杂多晶硅层为磷掺杂的多晶硅，包括第一掺杂多晶硅区域和第二掺杂多晶硅区域；第二掺杂多晶硅区域厚度、掺杂浓度均小于第一掺杂多晶硅区域。将掺杂多晶硅层分成两个区域，并分别对其厚度、掺杂浓度等进行设计，第一掺杂多晶硅区域具有较高掺杂浓度和厚度，既能避免浆料烧结过程隧穿氧化层被破坏，降低金属接触区复合电流，又能保证较低的金属接触电阻；第二掺杂多晶硅区域具有较低的掺杂浓度和厚度，能降低非金属区掺杂多晶硅的光寄生吸收，尤其是降低自由载流子吸收。
一种 topcon 电池及其制备方法

[发明专利]一种TOPCon电池及其制备方法-CN202310470216.3在审
发明人：毛卫平;金竹;张明明;郭世成;范洵;付少剑;杨阳;叶风;潘利民 -专利权人：滁州捷泰新能源科技有限公司
申请日： 2023-04-27 - 公布日： 2023-07-14 - 主分类号： H01L31/0288 文献下载
摘要：本发明提供了一种TOPCon电池，包括：单晶硅片；设置在单晶硅片背面的内扩层；设置在内扩层下方的掺杂多晶硅层；所述掺杂多晶硅层包括：第一掺杂多晶硅区域和第二掺杂多晶硅区域，所述第一掺杂多晶硅区域的掺杂浓度高于第二掺杂多晶硅区域的掺杂浓度；所述内层包括：第一内扩区域和第二内扩区域，所述第一内扩区域位置与第一掺杂多晶硅区域位置相对应，所述第一内扩区域的结深大于第二内扩区域的结深。本发明提供的TOPCon电池具有特定的结构，既能保证金属接触区的掺杂多晶硅的厚度和浓度，避免浆料烧结过程隧穿氧化层被破坏，降低复合电流和接触电阻；同时又能降低非金属区的光寄生吸收，尤其是降低自由载流子吸收
一种 topcon 电池及其制备方法

[发明专利]一种反向PN型掺杂结构及制备方法-CN201710063245.2有效
发明人：刘亚东;储涛;张华 -专利权人：中国科学院半导体研究所;青岛海信宽带多媒体技术有限公司
申请日： 2017-01-25 - 公布日： 2019-03-22 - 主分类号： G02F1/025 文献下载
摘要：本发明公开了一种反向PN型硅基电光调制器的掺杂结构及制备方法。该掺杂结构集成在一个硅基鱼骨形条形波导上，包括P++型掺杂区域，N++型掺杂区域，P型掺杂区域，P‑型掺杂区域，N型掺杂区域，N‑型掺杂区域，条形光波导，电极，电极通孔，利用控制离子注入深度的方式制作竖直向反向PN型掺杂结构。
一种反向 pn 掺杂结构制备方法