“掺杂区域”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1171303个，建议您升级VIP下载更多相关专利

[实用新型]具有多晶硅掺杂区域的背面接触太阳能电池结构-CN201220217646.1有效
发明人：丹尼斯·德塞斯特;彼得·约翰·卡曾斯;戴维·D·史密斯 -专利权人：太阳能公司
申请日： 2009-04-29 - 公布日： 2013-05-08 - 主分类号： H01L31/0352 文献下载
摘要：一种太阳能电池结构，其特征在于包括：硅衬底，其具有在正常工作期间面向太阳的正面和与正面相对的背面；P型掺杂区域和N型掺杂区域；沟槽结构，其将P型掺杂区域和N型掺杂区域物理分开；以及沟槽中断，其断开沟槽结构的连续性并在P型掺杂区域和N型掺杂区域之间形成对接结。
具有多晶掺杂区域背面接触太阳能电池结构

[实用新型]背接触太阳能电池、电池组件和光伏系统-CN202320539422.0有效
发明人：王永谦;刘生璞;丁森;陈刚 -专利权人：浙江爱旭太阳能科技有限公司;珠海富山爱旭太阳能科技有限公司;天津爱旭太阳能科技有限公司;广东爱旭科技有限公司
申请日： 2023-03-16 - 公布日： 2023-09-01 - 主分类号： H01L31/068 文献下载
摘要：本申请适用于太阳能电池技术领域，提供了一种背接触太阳能电池、电池组件和光伏系统，硅基底的背面至少一个第二区域包括沟槽区域和非沟槽区域，非沟槽区域处形成有至少一个第一内陷区域，第一掺杂层设置在第一区域以及非沟槽区域中除第一内陷区域以外的区域上，第二掺杂层设于第一内陷区域表面，第二掺杂层与第一掺杂层复合接触，第二掺杂层与第一掺杂层的极性相反。如此，非沟槽区域上的第一掺杂层和非沟槽区域下方的第二掺杂层形成交叉，从而形成一个容易识别的定位识别点，提升了定位识别效果和准确性。通过在非沟槽区域形成第一内陷区域并在第一内陷区域处引入第一掺杂层和第二掺杂层之间的复合接触，可增强电注入效果，提高修复效率和效果。
接触太阳能电池电池组件系统

[发明专利]一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件及其制备方法-CN201811283080.0在审
发明人：王允;赵德益;苏海伟;叶毓明;杜牧涵;苏亚兵;冯星星;吴青青;张利明;蒋骞苑;赵志方 -专利权人：上海长园维安微电子有限公司
申请日： 2018-10-31 - 公布日： 2019-03-22 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件及其制备方法，包括一个P型衬底材料，P型衬底材料正面有N型掺杂区域和P型掺杂区域，P型衬底材料正面的N型掺杂区域做金属引出；P型衬底材料背面有N型掺杂区域和P型掺杂区域，N型掺杂区域中有P+区域，背面的P型掺杂区域、P型衬底材料、N型掺杂区域和P+区域做互连金属引出；所述P+区域位置全部或部分在背面N型掺杂区域中。
衬底材料背面阳极短路结构可控硅负阻双门制备电路电荷泄放互连金属器件结构区域位置并联残压正向金属表现

[实用新型]一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件-CN201821777206.5有效
发明人：王允;赵德益;苏海伟;叶毓明;杜牧涵;苏亚兵;冯星星;吴青青;张利明;蒋骞苑;赵志方 -专利权人：上海长园维安微电子有限公司
申请日： 2018-10-31 - 公布日： 2019-07-16 - 主分类号： H01L27/02 文献下载
摘要：本实用新型公开了一种利用可控硅双门极与阳极短路结构的单向负阻TVS器件，包括一个P型衬底材料，P型衬底材料正面有N型掺杂区域和P型掺杂区域，P型衬底材料正面的N型掺杂区域做金属引出；P型衬底材料背面有N型掺杂区域和P型掺杂区域，N型掺杂区域中有P+区域，背面的P型掺杂区域、P型衬底材料、N型掺杂区域和P+区域做互连金属引出；所述P+区域位置全部或部分在背面N型掺杂区域中。
衬底材料背面阳极短路结构本实用新型可控硅负阻双门电路电荷泄放互连金属器件结构区域位置并联残压正向金属表现

[发明专利]太阳能电池、太阳能电池组件和太阳能电池的制造方法-CN201680083910.8有效
发明人：东方田悟司;重松正人;松山谦太 -专利权人：松下知识产权经营株式会社
申请日： 2016-12-22 - 公布日： 2022-02-01 - 主分类号： H01L31/0747 文献下载
摘要：本发明的太阳能电池，在n型硅衬底(1)上设置有低掺杂区域(11)、和具有比该n型低掺杂区域(11)高的n型掺杂浓度的第一主面侧高掺杂区域(12)。将第一主面侧高掺杂区域(12)配置在n型低掺杂区域(11)与p型非晶硅层(3)之间。
太阳能电池组件制造方法

[发明专利]半导体功率元件-CN201710999914.7有效
发明人：颜诚廷;洪建中;李传英 -专利权人：上海瀚薪科技有限公司
申请日： 2017-10-24 - 公布日： 2022-05-10 - 主分类号： H01L29/06 文献下载
摘要：一种半导体功率元件，包括一n型漂移层、复数个第一p型掺杂区域、复数个n型掺杂区域、复数个第二p型掺杂区域、一栅极介电层、一栅电极、一层间介电层以及复数个源极接触，该第一p型掺杂区域包括一第一p型掺杂部以及复数个自该第一p型掺杂部向外延伸的第一p型掺杂支臂，且该n型掺杂区域包括一n型掺杂部以及复数个自该n型掺杂部向外延伸的n型掺杂支臂。
半导体功率元件

[实用新型]一种实现低导通电阻的N沟道增强型MOSFET器件-CN202321033827.3有效
发明人：涂长招;王力;涂金福;严康;赖保良;李敏 -专利权人：福建康博电子技术股份有限公司
申请日： 2023-05-04 - 公布日： 2023-10-03 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及一种实现低导通电阻的N沟道增强型MOSFET器件，包括：p型衬底，所述p型衬底为掺杂有p‑离子的硅基片；高空穴率材料层，所述高空穴率材料层由高空穴率p型AlGaN材料制成，覆盖于所述p型衬底的底端面；第一N型重掺杂区域和第二N型重掺杂区域，所述第一N型重掺杂区域从上到下逐渐向所述第二N型重掺杂区域延伸，使得所述第一N型重掺杂区域与所述第二N型重掺杂区域之间的距离从上到下逐渐减小；源极和漏极，所述源极电连接于所述第一N型重掺杂区域且引出于所述第一N型重掺杂区域的上端面，所述漏极电连接于所述第二N型重掺杂区域且引出于所述第二N型重掺杂区域的上端面；绝缘层；栅极。
一种实现通电沟道增强 mosfet 器件

[实用新型]一种掩膜板及离子注入设备-CN201420217020.X有效
发明人：白妮妮;张琨鹏;王凤国 -专利权人：鄂尔多斯市源盛光电有限责任公司;京东方科技集团股份有限公司
申请日： 2014-04-25 - 公布日： 2014-09-10 - 主分类号： H01L21/266 文献下载
摘要：本实用新型涉及离子掺杂技术领域，公开了一种掩膜板及一种离子注入设备。所述掩膜板包括：透过掺杂离子的全透过区、透过部分掺杂离子的半透过区，以及不透过掺杂离子的全遮挡区，其中，所述全透过区正对基板的重掺杂区域，所述半透过区正对基板的轻掺杂区域，所述全遮挡区正对基板的无掺杂区域在本实用新型技术方案中，当需要对基板进行重掺杂和轻掺杂时，仅需采用上述具有全透过区、半透过区和全遮挡区的掩膜板直接进行离子注入，在基板相应的区域形成重掺杂区域、轻掺杂区域和无掺杂区域，避免了现有的多次光刻工艺，实现了不同区域不同浓度的一次性离子掺杂，大大简化了半导体器件制程的复杂性，提高了产品的生产效率。
一种掩膜板离子注入设备

[发明专利]半导体器件和包括半导体器件的电子系统-CN202111439122.7在审
发明人：白圣权;金鹤善;徐载和 -专利权人：三星电子株式会社
申请日： 2021-11-29 - 公布日： 2022-07-01 - 主分类号： H01L27/11573 文献下载
摘要：一种半导体器件的晶体管，包括隔离区域、设置在隔离区域中的有源区域、在有源区域上沿第二方向延伸的栅极、以及分别在栅极的第一侧和第二侧上的有源区域中沿垂直于第二方向的第一方向延伸的源极和漏极区域。源极和漏极区域包括低浓度源极和漏极掺杂区域，该低浓度源极和漏极掺杂区域包括第一和第二低浓度源极和漏极掺杂区域。源极和漏极区域还包括高浓度源极和漏极掺杂区域，该高浓度源极和漏极掺杂区域分别设置在低浓度源极和漏极掺杂区域中并且具有高于低浓度源极和漏极掺杂区域的掺杂浓度。第一低浓度源极和漏极掺杂区域在第二方向上的第一长度大于第二低浓度源极和漏极掺杂区域在第二方向上的第二长度。
半导体器件包括电子系统

[发明专利]混合PIN肖特基二极管的制备方法-CN201510590265.6在审
发明人：程炜涛;许生根;王海军;卢烁今;叶甜春 -专利权人：江苏中科君芯科技有限公司
申请日： 2015-09-16 - 公布日： 2015-12-09 - 主分类号： H01L21/329 文献下载
摘要：本发明涉及一种混合PIN肖特基二极管的制备方法，其包括如下步骤：a、提供所述衬底，所述衬底包括第一N型掺杂区域、第二N型掺杂区域以及第三N型掺杂区域；b、在上述衬底的正面进行沟槽刻蚀，以在第一N型掺杂区域内得到若干所需沟槽；c、在上述衬底的正面利用外延生长工艺得到填满沟槽的P型掺杂区域；d、在上述衬底的正面设置正面金属；e、在上述衬底的背面设置背面金属，所述背面金属与第三N型掺杂区域欧姆接触。本发明工艺步骤简便，与现有工艺过程兼容，能实现P型掺杂区域深度、宽度以及相邻P型掺杂区域之间的独立设置，P型掺杂区域浓度任意设置，满足不同混合PIN肖特基二极管的性能。
混合 pin 肖特基二极管制备方法

[发明专利]非挥发性存储器的存储单元-CN202110930150.2在审
发明人：赖宗沐;陈志欣;黎俊霄;林庆源 -专利权人：力旺电子股份有限公司
申请日： 2021-08-13 - 公布日： 2022-05-17 - 主分类号： H01L27/11521 文献下载
摘要：本发明公开一种非挥发性存储器的存储单元，包括：一N型区域、一N型阱区、一P型阱区、一第一p型掺杂区域、一第二p型掺杂区域与一第一n型掺杂区域。该N型阱区与该P型阱区形成于该N型区域中。该第一p型掺杂区域与该第二p型掺杂区域位于该N型阱区的表面。该栅极层位于该第一p型掺杂区域与一第二p型掺杂区域之间的该N型阱区表面上方。该第一n型掺杂区域位于该P型阱区的表面。该栅极层延伸至该P型阱区，并且该栅极层的一第一侧相邻于该第一n型掺杂区域。
挥发性存储器存储单元

[发明专利]具有超结结构的纵向双扩散金属氧化物场效应晶体管终端结构-CN201110311731.4有效
发明人：孙伟锋;祝靖;张龙;钱钦松;陆生礼;时龙兴 -专利权人：东南大学
申请日： 2011-10-14 - 公布日： 2012-02-01 - 主分类号： H01L29/78 文献下载
摘要：一种具有超结结构的纵向双扩散金属氧化物场效应晶体管终端结构，包括：兼做漏区的N型重掺杂硅衬底，在N型重掺杂硅衬底的下表面设置有漏极金属，在N型重掺杂硅衬底的上表面设有N型掺杂硅外延层，在N型掺杂硅外延层上设有超结结构，所述的超结结构包括P型掺杂硅柱状区域和N型掺杂硅柱状区域，P型掺杂硅柱状区域和N型掺杂硅柱状区域交替排列，在所述的超结结构上设有二氧化硅层，其特征在于，在P型掺杂硅柱状区域顶部设有一排第一二氧化硅区域，在N型掺杂硅柱状区域顶部设有一排第二二氧化硅区域。
具有结构纵向扩散金属氧化物场效应晶体管终端

[发明专利]一种具有自隔离的半导体结构-CN201410400043.9在审
发明人：刘侠;杨东林;罗义 -专利权人：西安芯派电子科技有限公司
申请日： 2014-08-14 - 公布日： 2014-11-19 - 主分类号： H01L29/78 文献下载
摘要：本发明一种具有自隔离的半导体结构，包括N型掺杂半导体衬底和N型掺杂外延层；N型掺杂外延层内部设有P型填充阱区，P型填充阱区包括第一、第二和第三P型填充阱区；第一P型填充阱区和第三P型填充阱区的上侧分别设有P型掺杂区，P型掺杂区中设有N型重掺杂区；第一P型填充阱区及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区构成第二元胞区域；第二P型填充阱区及对应的N型掺杂外延层构成隔离结构区域；第三P型填充阱区以及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区同构成第一元胞区域；第一、第二元胞区域和隔离结构区域构成的元胞区域外围设置终端耐压区域；第一元胞区域与终端耐压区域构成开关管；第二元胞区域构成启动管。
一种具有隔离半导体结构

[发明专利]双面接触电池及其导电区制备方法、电池组件、光伏系统-CN202211211868.7在审
发明人：邱开富;林文杰;王永谦;陈刚 -专利权人：浙江爱旭太阳能科技有限公司;珠海富山爱旭太阳能科技有限公司;天津爱旭太阳能科技有限公司;广东爱旭科技有限公司
申请日： 2022-09-30 - 公布日： 2023-01-20 - 主分类号： H01L31/18 文献下载
摘要：双面接触电池的导电区制备方法包括：提供硅衬底，硅衬底包括第一区域和第二区域；在第一区域制备部分阻挡层；对硅衬底进行硼扩散，在第一区域形成第一掺杂层，在第二区域形成第二掺杂层，第一掺杂层的掺杂浓度小于第二掺杂层的掺杂浓度如此，利用设于第一区域的部分阻挡层，通过一次硼扩散，在第一区域和第二区域分别形成轻掺杂和重掺杂，耗时较短，耗能较低，且使得轻掺杂和重掺杂的形成区域更加准确。
双面接触电池及其导电制备方法组件系统

[发明专利]具有深沟槽隔离岛的ESD保护器件-CN201911146637.0在审
发明人：陈在晨;A·A·萨尔曼;B·胡 -专利权人：德克萨斯仪器股份有限公司
申请日： 2019-11-21 - 公布日： 2020-05-29 - 主分类号： H01L27/02 文献下载
摘要：均具有第一导电类型的第一掺杂区域(例如集电极)(117)和第二掺杂区域(例如发射极)(119)在半导体表面层中，其中具有第二导电类型的第三掺杂区域(例如基极)(118)在第二掺杂区域内，其中第一掺杂区域在第三掺杂区域下方并横向于第三掺杂区域延伸至少一排深沟槽(DT)隔离岛(1251‑12515)位于第一掺杂区域内，每个隔离岛都包括沿沟槽侧壁从半导体表面层延伸到BL的电介质衬垫，以及从半导体表面层延伸到BL的相关联的深掺杂区域(125a)。深掺杂区域可以合并，从而形成跨越DT岛的合并的深掺杂区域。
具有深沟隔离 esd 保护器件