专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果353个,建议您升级VIP下载更多相关专利
  • [实用新型]一种半导体光敏器件-CN202321169816.8有效
  • 吴贵阳;胡海峰;陈秋芳;刘宪成 - 杭州士兰集成电路有限公司
  • 2023-05-12 - 2023-10-24 - H01L31/0216
  • 一种半导体光敏器件,包括:半导体层;光敏区场氧化层,暴露出至少部分的光敏区;减反射层,覆盖光敏区、场氧化层的表面和侧壁;刻蚀停止层,位于减反射层上,暴露出减反射层位于光敏区上方的至少部分,刻蚀停止层包括第一部分和围绕第一部分的第二部分,第二部分的厚度小于第一部分的厚度;电极结构,至少位于刻蚀停止层的第一部分上,位于刻蚀停止层的第一部分上的电极结构贯穿刻蚀停止层的第一部分以及减反射层与半导体层接触;钝化层,覆盖位于刻蚀停止层的第一部分上的电极结构的表面、侧壁,以及刻蚀停止层的第一部分的侧壁和刻蚀停止层的第二部分的表面,钝化层具有开口,开口暴露出位于刻蚀停止层上的电极结构的至少部分表面。
  • 一种半导体光敏器件
  • [实用新型]一种半导体光敏器件-CN202321176852.7有效
  • 吴贵阳;陈秋芳;胡海峰;刘宪成 - 杭州士兰集成电路有限公司
  • 2023-05-12 - 2023-10-24 - H01L31/0216
  • 本申请公开了一种半导体光敏器件,包括:半导体层;光敏区,暴露于所述半导体层的第一表面;场氧化层,位于所述半导体层的第一表面,且暴露出至少部分的所述光敏区;减反射层,位于所述半导体层的第一表面,覆盖所述光敏区、所述场氧化层的表面和侧壁;刻蚀停止层,位于所述减反射层上,暴露出所述减反射层位于所述光敏区上方的至少部分;电极结构,至少位于所述刻蚀停止层上,位于所述刻蚀停止层上的电极结构贯穿所述刻蚀停止层以及所述减反射层与所述半导体层接触。本申请在减反射层和电极结构之间增加一层刻蚀停止层,既能得到尺寸均匀的电极结构,又能准确地控制减反射层的厚度。
  • 一种半导体光敏器件
  • [实用新型]一种半导体晶圆以及管芯-CN202320270733.1有效
  • 季锋;夏姚忠;贾涛源;邹光祎 - 杭州士兰集成电路有限公司
  • 2023-02-14 - 2023-10-24 - B81B7/00
  • 公开了一种半导体晶圆以及管芯,半导体晶圆包括多个管芯,每个管芯包括:第一腔体;功能单元,位于第一腔体内;电极结构,位于第一腔体外并且通过布线与功能单元连接;开口,暴露出电极结构;以及键合结构;其中,键合结构包括:第一部分,第一部分为环状结构,围绕功能单元,电极结构位于第一部分的外部;以及第二部分,位于第一部分外侧,与第一部分的外侧壁连接,第二部分在第一部分的至少一侧与相邻管芯的第二部分相连,第二部分和电极结构位于第一部分的不同侧。本申请中的键合结构包括第一部分以及第二部分,对功能单元进行保护,并且防止半导体晶圆内部的化学溶液残留。
  • 一种半导体以及管芯
  • [实用新型]二极管-CN202321329253.4有效
  • 王明辉;李振弘 - 杭州士兰集成电路有限公司
  • 2023-05-26 - 2023-10-10 - H01L29/861
  • 本实用新型提供了一种二极管,包括:基底,所述基底中形成有多个沟槽;多晶硅层,填充于所述沟槽中;离子掺杂区,位于所述多晶硅层和所述基底中,且所述基底中的离子掺杂区随形包围所述多晶硅层,各个所述沟槽的顶部之间的离子掺杂区相互连接;所述离子掺杂区与所述基底的导电类型相反,以使得所述离子掺杂区与所述基底之间形成PN结。本实用新型的技术方案使得二极管在具有低击穿电压的同时,还能适应于低功耗电路的需求。
  • 二极管
  • [实用新型]一种半导体晶圆-CN202320243828.4有效
  • 季锋;夏姚忠;贾涛源;邹光祎 - 杭州士兰集成电路有限公司
  • 2023-02-14 - 2023-09-12 - B81B7/00
  • 公开了一种半导体晶圆,包括多个管芯,每个管芯包括:密封腔体;功能单元,位于密封腔体内;电极结构,位于密封腔体外并且通过布线与功能单元连接;以及开口,暴露出电极结构;在第一方向以及与第一方向垂直的第二方向上,多个管芯均呈直线阵列排布,在第一方向上,电极结构位于管芯的一侧,管芯有电极结构的一侧与相邻的管芯有电极结构的一侧相对,管芯没有电极结构的一侧与相邻的管芯没有电极结构的一侧相对。本申请的半导体晶圆在第一方向以及与第一方向垂直的第二方向上,使得电极结构以及暴露电极结构的开口交错排列,进而增加半导体晶圆的机械强度。
  • 一种半导体
  • [发明专利]功率半导体器件及其制造方法-CN201711147902.8有效
  • 杨彦涛;徐丹;陈琛 - 杭州士兰集成电路有限公司
  • 2017-11-17 - 2023-09-08 - H01L21/336
  • 本申请公开了功率半导体器件及其制造方法。该方法包括:在半导体衬底中形成多个沟槽,所述多个沟槽包括分别位于所述半导体衬底的第一区域至第三区域的第一至第三沟槽;在所述第一沟槽和所述第二沟槽中形成分裂栅结构;在所述第三沟槽中形成屏蔽布线;在所述半导体衬底中体区;在所述体区中形成源区;以及形成分别与所述源区、栅极导体和屏蔽布线电连接的源极电极、栅极电极和屏蔽电极,其中,在所述第三沟槽上部形成隔离层,所述屏蔽电极经由穿过所述隔离层的接触孔到达所述屏蔽布线。该方法利用独立引出电极的屏蔽布线改善电荷平衡效果,并且采用隔离层使得不同区域的分裂栅结构和屏蔽布线可以在公共的步骤中形成,从而降低制造成本。
  • 功率半导体器件及其制造方法
  • [发明专利]单向低电容TVS器件及其制造方法-CN201710061268.X有效
  • 张常军;邓晓虎 - 杭州士兰集成电路有限公司
  • 2017-01-25 - 2023-09-01 - H01L27/02
  • 本发明提供一种单向低电容TVS器件及其制造方法,通过半导体集成工艺形成单向低电容TVS器件由此可以提高单向低电容TVS器件的可靠性,降低单向低电容TVS器件的体积。进一步的,在单向低电容TVS器件中形成了第一普通二极管、第二普通二极管、第三普通二极管和稳压二极管,其中,所述第一普通二极管、所述第二普通二极管和所述稳压二极管串联并与所述第三普通二极管并联,由此,相较于现有技术的单向低电容TVS器件能够较大的减小电容,一般能够降低至现有电容的四分之三。
  • 单向电容tvs器件及其制造方法
  • [发明专利]快恢复二极管及其制造方法-CN201710054942.1有效
  • 顾悦吉;黄示;韩健;陈琛 - 杭州士兰集成电路有限公司
  • 2017-01-24 - 2023-08-08 - H01L29/06
  • 本申请公开了快恢复二极管及其制造方法。所述快恢复二极管包括:阴极,所述阴极包括场截止层和与所述场截止层接触的第一接触区;阴极;位于所述阴极上的漂移区;位于所述漂移区上的缓冲层;位于所述缓冲层中的阳极;从所述阳极经由所述缓冲层延伸至所述漂移区的至少一个沟槽;位于所述至少一个沟槽侧壁上的栅介质层;以及填充所述至少一个沟槽的栅导体层。该快恢复二极管采用缓冲层和从阳极经由缓冲层延伸至阴极的沟槽结构改善EMI兼容特性。
  • 恢复二极管及其制造方法
  • [实用新型]快恢复二极管-CN202320518585.0有效
  • 胡泽峰;王明辉 - 杭州士兰集成电路有限公司
  • 2023-03-10 - 2023-08-08 - H01L29/868
  • 公开了一种快恢复二极管,包括:衬底,衬底具有第一掺杂类型;位于衬底上的外延层,外延层具有第一掺杂类型;位于外延层中的彼此隔离的第一阱区、第二阱区以及第三阱区,第一阱区、第二阱区以及第三阱区从外延层的表面向衬底的方向延伸,第一阱区和第二阱区具有第二掺杂类型,第三阱区具有第一掺杂类型,第一掺杂类型和第二掺杂类型相反;位于衬底中的彼此隔离的第四阱区和第五阱区,第四阱区和第五阱区从衬底远离外延层的表面向外延层的方向延伸,第四阱区具有第二掺杂类型,第五阱区具有第一掺杂类型且为重磷掺杂结构。本申请可以提升阴极区域的少子寿命以及提高快恢复二极管的正向性能。
  • 恢复二极管
  • [发明专利]半导体器件及其制造方法-CN201911416610.9有效
  • 季锋;刘琛;闻永祥 - 杭州士兰集成电路有限公司;杭州士兰微电子股份有限公司
  • 2019-12-31 - 2023-07-21 - B81B7/00
  • 本申请公开了一种半导体器件及其制造方法,该制造方法包括:在半导体衬底中形成CMOS电路结构;在半导体衬底的至少部分表面形成隔离层;以及在隔离层上形成MEMS结构,包括在隔离层上形成牺牲层、在牺牲层中形成结构层,以及去除至少部分牺牲层,使得部分结构层被释放以形成可动结构,在形成可动结构之前,制造方法还包括在CMOS电路结构上和至少部分MEMS结构上形成钝化层。该制造方法通过基于同一半导体衬底形成CMOS电路结构与可动结构,降低了CMOS电路结构与可动结构之间的寄生参数,并且在形成可动结构的步骤中,通过覆盖CMOS电路结构的钝化层保护了CMOS电路结构不被损伤。
  • 半导体器件及其制造方法
  • [实用新型]半导体结构及集成电路-CN202320182325.0有效
  • 吴贵阳;刘宪成;闫赵宇;胡海峰 - 杭州士兰集成电路有限公司
  • 2023-01-13 - 2023-07-21 - H01L29/732
  • 公开了一种半导体结构及集成电路,半导体结构包括衬底,衬底具有第一掺杂类型;位于衬底上的外延层,外延层具有第一掺杂类型;位于外延层中的基区以及发射区,发射区与基区接触,发射区具有第一掺杂类型,基区具有第二掺杂类型,第一掺杂类型和第二掺杂类型相反;位于外延层上的场氧化层,场氧化层用于限定基区;位于基区上的基极多晶以及位于发射区上的发射极多晶,基极多晶具有第二掺杂类型,发射极多晶具有第一掺杂类型;位于基区上的介质层,介质层将发射极多晶和基极多晶隔离。本申请利用自对准工艺对多晶硅和金属同时光刻刻蚀使得基极多晶与基极完全对准以及发射极多晶与发射极完全对准,避免多晶硅的厚度损失以及接触孔出现机偏等问题。
  • 半导体结构集成电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top