“蔡宗叡”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件及其制作方法-CN201810540224.X有效
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-30 - 公布日： 2023-10-24 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制作方法，其中，制作方法包括：提供基板，首次先后植入锗离子和N型掺杂离子于P型阱层的表层并沿基板的厚度方向延伸，形成N型轻掺杂层；刻蚀形成栅极沟槽；在栅极沟槽的表面形成栅极绝缘氧化层；沉积金属于栅极沟槽形成栅极金属层，并掺杂P型掺杂离子形成N型可调变轻掺杂区，沉积介电隔离层覆盖基板的上表面，并刻蚀介电隔离层以露出漏极区域的表面；再次先后植入锗离子和N型掺杂离子于漏极区域，并沿P型硅衬底部的厚度方向延伸至P型阱层的表层中，以使漏极区域的深度大于源极区域的深度；以及制作字线金属层。实施本发明，能够在提高晶体管的导通电流的同时不增加读取字位讯号的误判率。
半导体器件及其制作方法

[发明专利]半导体器件及其制作方法-CN201810538446.8有效
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-05-30 - 公布日： 2023-09-26 - 主分类号： H10B12/00 文献下载
摘要：本发明提供一种半导体器件及其制作方法，其中，制作方法包括：提供基板，首次先后植入锗离子和N型掺杂离子于P型阱层的表层并沿基板的厚度方向延伸，形成N型轻掺杂层；刻蚀形成字线沟槽；在所述字线沟槽的表面形成栅极绝缘氧化层；沉积金属于所述字线沟槽以形成栅极金属层，沉积介电隔离层覆盖基板的上表面，并刻蚀介电隔离层以露出漏极区域的表面；再次先后植入锗离子和N型掺杂离子于漏极区域，并沿P型硅衬底部的厚度方向延伸至所述P型阱层的表层中，以使漏极区域的深度大于源极区域的深度；以及制作字线金属层。实施本发明，能够在提高晶体管的导通电流的同时不增加读取字位讯号的误判率。
半导体器件及其制作方法

[实用新型]一种HBT器件-CN202222599279.2有效
发明人：李元铭;蔡宗叡 -专利权人：厦门市三安集成电路有限公司
申请日： 2022-09-29 - 公布日： 2023-04-28 - 主分类号： H01L29/737 文献下载
摘要：本实用新型公开了一种HBT器件，其半导体结构由下至上包括衬底、集电极区、基极区和发射极区；所述基极区包括P+InGaAs基极层，所述发射极区由下至上包括GaAs发射极层、N‑InGaAs层、N+InGaAs层和N+InGaNAs接触层；发射极电极设于N+InGaNAs接触层上。采用N+InGaNAs材料作为发射极接触层，利用In的成分来降低能隙、并利用N的成分来降低能隙，具有更低的发射极接触电阻，实现改善截止频率、Vsat、Beta值等作用。
一种 hbt 器件

[发明专利]一种P-HEMT半导体结构及其制作方法-CN202211577627.4有效
发明人： 蔡宗叡;李元铭 -专利权人：泉州市三安集成电路有限公司
申请日： 2022-12-09 - 公布日： 2023-02-14 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种P‑HEMT半导体结构及其制作方法，属于半导体的技术领域，其结构包括沟道层以及设于沟道层上下两侧的肖特基层和沟道下势垒层，沟道层和肖特基层之间按序设有上隔离层和上掺杂层，肖特基层上按序设有p型材料层和帽层结构，帽层结构具有裸露p型材料层表面的第一开口，第一开口内设有栅极，第一开口两侧的帽层上分别设有源极和漏极。在P‑HEMT器件结构的肖特基层和栅极之间增加完整层结构的p型材料层，在逆向偏压操作时可以有效的增加空乏区，提升内建电位势能以增加崩溃电压BVDG，而在顺向偏压操作时，对于沟道层内二维电子气浓度的减少之影响有限，导通电阻并不会显著增加而造成导通电流大幅降低，从而可以获得理想的综合性能。
一种 hemt 半导体结构及其制作方法

[发明专利]半导体器件的制作方法与半导体器件-CN201811393149.5在审
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-21 - 公布日： 2020-05-29 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种半导体器件的制作方法及半导体器件。方法包括：提供具有沟槽隔离结构的第一导电类型的半导体衬底；于相邻沟槽隔离结构之间的半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；于有源区中形成字线沟槽并在字线沟槽中形成埋入式栅极结构，字线沟槽贯穿第二掺杂区域并部分贯穿第一掺杂区域；于相邻字线沟槽之间的有源区上形成位线接触区；在位线接触区下形成连接第二掺杂区域的第三掺杂区域。本公开提供的制作方法可以在限制LDD区域宽度的同时提高LDD区域的活化离子浓度。
半导体器件制作方法

[发明专利]半导体器件的制作方法与半导体器件-CN201811392058.X在审
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-21 - 公布日： 2020-05-29 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种半导体器件的制作方法及半导体器件。方法包括：提供具有沟槽隔离结构的第一导电类型的半导体衬底；于相邻沟槽隔离结构之间的半导体衬底上进行两次相反导电类型掺杂剂的注入以形成有源区；其中，在进行第二次掺杂注入前先对第一次掺杂注入形成的第一掺杂区域进行预先非晶化掺杂制程，以于第一掺杂区域上表层形成轻掺杂的非晶化区域，然后于非晶化区域进行第二次掺杂注入，并进行快速热退火处理以形成第二掺杂区域；于有源区中形成字线沟槽，字线沟槽贯穿第二掺杂区域并部分贯穿第一掺杂区域；于字线沟槽中形成埋入式栅极结构。本公开提供的制作方法可以在限制LDD区域宽度的同时提高LDD区域的活化离子浓度。
半导体器件制作方法

[发明专利]半导体器件及其制作方法-CN201811278696.9在审
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-30 - 公布日： 2020-05-08 - 主分类号： H01L29/06 文献下载
摘要：本公开提供一种半导体器件及其制作方法，其中该半导体器件包括：半导体衬底，所述半导体衬底包括导电沟道；第一掺杂区，位于所述导电沟道的第一侧；第二掺杂区，位于所述导电沟道的第二侧；轻掺杂区，位于所述第一掺杂区和所述导电沟道以及所述第二掺杂区和所述导电沟道之间，且所述轻掺杂区中掺杂离子的浓度随着所述导电沟道的深度的变化而变化。本公开通过对加工工艺进行改进，形成离子浓度渐变的轻掺杂区，同时使得导电沟道的长度随着所述导电沟道的深度的增加而变长，以此来降低半导体器件发生结面崩溃的风险，抑制热载流子效应，降低漏电流。
半导体器件及其制作方法

[发明专利]一种半导体器件的制备方法及所得的半导体器件-CN201811289769.4在审
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-31 - 公布日： 2020-05-08 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体器件的制备方法，包括在半导体衬底上形成轻掺杂源/漏区的步骤，其为以下过程：在半导体衬底上进行预非晶化离子注入，进行LDD注入以及Halo注入。本发明还提供了由所述制备方法制得的半导体器件。本发明提供的制备方法可在形成的轻掺杂区中使掺杂元素在横向、纵向的扩散行为都得到明显抑制，由此可使制作的半导体器件的整体电学性能得到大幅度提升，本发明的制备方法制程简便，可适应半导体器件制作不断微缩的发展趋势。
一种半导体器件制备方法所得

[发明专利]场效应管器件及其制造方法-CN201811242745.3在审
发明人：冯鹏;陈面国;蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-24 - 公布日： 2020-05-01 - 主分类号： H01L29/78 文献下载
摘要：本发明提出一种场效应管器件及其制造方法，涉及半导体生产技术领域。所述场效应管器件包括：衬底；阱区，位于所述衬底中，注入有第一型态的离子，所述阱区包含沟道区、轻掺杂区、源区与漏区；栅极结构，位于所述衬底上，所述栅极结构位于沟道区正上方；其中，沟道区包括反态掺杂区，所述反态掺杂区注入有与第一型态相反型态的反态离子，且相对于所述沟道区的中心轴对称分布。本发明提供的场效应管器件的沟道区包括注入有反态离子的反态掺杂区，该反态掺杂区相对于沟道区的中心轴对称分布，使得器件的导电沟道变宽，减少了电子形成热载流子的机率，从而降低器件的热载流子注入效应，使得器件的饱和电流增加，阈值电压降低，提高了器件性能。
场效应器件及其制造方法

[发明专利]场效应晶体管及其制造方法-CN201811191978.5在审
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-12 - 公布日： 2020-04-21 - 主分类号： H01L21/336 文献下载
摘要：本公开提供一种场效应晶体管及其制造方法，涉及半导体技术领域。该制造方法包括：在半导体衬底上生长栅氧化层；在栅氧化层上沉积多晶硅层；光刻形成多晶硅栅极；形成轻掺杂漏极LDD间隔物；在LDD区进行注入角度小于90度的氟离子注入；进行Halo和LDD离子注入；形成侧壁间隔物；进行源/漏区离子注入并进行源/漏区快速退火。预先注入的氟离子将会取代栅极氧化物中的氧，使得被取代的氧原子继续和硅反应，使得LDD区域靠近栅极附近的氧化层厚度增加；在器件操作时，可降低栅极与LDD区间的电场，减少热载子效应所产生的漏电流，提升器件操作时的可靠度，使器件工作寿命增加。
场效应晶体管及其制造方法

[实用新型]半导体器件-CN201821957737.2有效
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-21 - 公布日： 2019-08-20 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种半导体器件，包括：第一导电类型的半导体衬底，所述衬底上设有沟槽隔离结构；有源区，设置于所述沟槽隔离结构之间，包括源极区域、漏极区域，所述源极区域、所述漏极区域均包括所述第一导电类型的第一掺杂区域和第二导电类型的第二掺杂区域，所述第二掺杂区域位于所述第一掺杂区域的上表层，所述漏极区域还包括连接于所述第二掺杂区域下部的第三掺杂区域；埋入式字线结构，所述埋入式字线结构设置于所述源极区域和所述漏极区域之间并贯穿所述第二掺杂区域，其中所述第三掺杂区域位于所述埋入式字线结构之间。本公开提供的半导体器件可以在限制LDD区域宽度的同时提高LDD区域的活化离子浓度。
掺杂区域漏极区域半导体器件埋入式字线源极区域第一导电类型沟槽隔离结构衬底导电类型结构设置上表层活化源区半导体离子贯穿

[实用新型]半导体器件-CN201821771589.5有效
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-30 - 公布日： 2019-07-26 - 主分类号： H01L29/06 文献下载
摘要：本公开提供一种半导体器件，其中该半导体器件包括：半导体衬底，所述半导体衬底包括导电沟道；第一掺杂区，位于所述导电沟道的第一侧；第二掺杂区，位于所述导电沟道的第二侧；轻掺杂区，位于所述第一掺杂区和所述导电沟道以及所述第二掺杂区和所述导电沟道之间，且所述轻掺杂区中掺杂离子的浓度随着所述导电沟道的深度的变化而变化。本公开通过对加工工艺进行改进，形成离子浓度渐变的轻掺杂区，同时使得导电沟道的长度随着所述导电沟道的深度的增加而变长，以此来降低半导体器件发生结面崩溃的风险，抑制热载流子效应，降低漏电流。
导电沟道半导体器件掺杂区轻掺杂区衬底半导体热载流子效应掺杂离子漏电流渐变离子崩溃改进

[实用新型]半导体器件-CN201821922000.7有效
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-11-21 - 公布日： 2019-07-16 - 主分类号： H01L27/108 文献下载
摘要：本公开提供一种半导体器件，包括：第一导电类型的半导体衬底，所述衬底上设有沟槽隔离结构；有源区，设置于所述沟槽隔离结构之间，包括源极区域、漏极区域，所述源极区域、所述漏极区域均包括所述第一导电类型的第一掺杂区域和第二导电类型的第二掺杂区域，所述第二掺杂区域位于所述第一掺杂区域的上表层；埋入式字线结构，所述埋入式字线结构设置于所述源极区域和所述漏极区域之间并贯穿所述第二掺杂区域。本公开提供的半导体器件具有较窄的LDD区域宽度和较高的LDD区域活化离子浓度。
掺杂区域半导体器件漏极区域源极区域第一导电类型沟槽隔离结构埋入式字线衬底导电类型结构设置上表层活化源区半导体离子贯穿

[实用新型]场效应晶体管-CN201821658730.0有效
发明人： 蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-12 - 公布日： 2019-07-05 - 主分类号： H01L21/336 文献下载
摘要：本公开提供一种场效应晶体管，涉及半导体技术领域。该场效应晶体管，包括：衬底，位于衬底上阱区，阱区中包括沟道区、LDD区、和具有第一掺杂类型的源区与具有第二掺杂类型的漏区；位于沟道区上的栅氧化层和多晶硅栅极；位于多晶硅栅极两侧的侧壁间隔物；其中，LDD区注入有氟离子，栅氧化层位于LDD区域上方和靠近LDD区的部分厚度增加5埃以上。注入的氟离子取代栅极氧化物中的氧，被取代的氧原子继续和硅反应，使得LDD区域靠近栅极附近的氧化层厚度增加；在器件操作时，可降低栅极与LDD区间的电场，减少热载子效应所产生的漏电流，提升器件操作时的可靠度，使器件工作寿命增加。
场效应晶体管多晶硅栅极掺杂类型厚度增加栅氧化层氟离子沟道区衬底阱区半导体技术领域侧壁间隔物热载子效应栅极氧化物电场工作寿命器件操作提升器件可靠度漏电流氧化层氧原子漏区源区

[实用新型]场效应管器件-CN201821756811.4有效
发明人：冯鹏;陈面国;蔡宗叡 -专利权人：长鑫存储技术有限公司
申请日： 2018-10-24 - 公布日： 2019-05-07 - 主分类号： H01L29/78 文献下载
摘要：本实用新型提出一种场效应管器件，涉及半导体生产技术领域。所述场效应管器件包括：衬底；阱区，位于所述衬底中，注入有第一型态的离子，所述阱区包含沟道区、轻掺杂区、源区与漏区；栅极结构，位于所述衬底上，所述栅极结构位于沟道区正上方；其中，沟道区包括反态掺杂区，所述反态掺杂区注入有与第一型态相反型态的反态离子，且相对于所述沟道区的中心轴对称分布。本实用新型提供的场效应管器件的沟道区包括注入有反态离子的反态掺杂区，该反态掺杂区相对于沟道区的中心轴对称分布，使得器件的导电沟道变宽，减少了电子形成热载流子的机率，从而降低器件的热载流子注入效应，使得器件的饱和电流增加，阈值电压降低，提高了器件性能。
沟道区场效应管器件掺杂区衬底离子本实用新型中心轴对称栅极结构阱区热载流子注入效应半导体生产技术饱和电流导电沟道降低器件器件性能轻掺杂区热载流子阈值电压变宽漏区源区

1
2
下一页»
尾页
共 16 条